谢谢大家啦 这个问题可以等到布线之后再看,对当前的DRC不必过于在意。 |
哦,我又仔细看了下,原因找到了,bga封转的孔实际是在表层的,比如说top层,然后你放的电阻或电容也在top层,两个挨的太近或重叠了,所以报错。 |
是Electrical 中的最大最小传输时延,有问题,但我不太清楚这是否有很大影响 因为有的地方好像说影响不大 我这个地方搞不太清楚 所以想请教大家 |
这种E/D的DRC好像可以忽略的吧。 |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-10-19 09:31 , Processed in 0.063581 second(s), 37 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050