EDA365电子工程师网

标题: CADENCE16.5出现的问题 [打印本页]
作者: formanck    时间: 2012-7-5 10:24
标题: CADENCE16.5出现的问题
请问下，我用OrCad Capture软件，选择了 A/D那项，我根据HANDBOOK，采用BOTTOM-UP画了一个原理图。但生成BOM时，或者导入PCB时却没有UP的SCH的元件内容，还有up图不能放探针仿真。为什么呢？

Cadence-Allegro.zip

17.76 KB, 下载次数: 6, 下载积分: 威望 -5

作者: formanck    时间: 2012-7-6 10:41
晕，就没人帮忙解决下，帮助新人吗
作者: formanck    时间: 2012-7-8 22:55
唉，连个会的人都没
作者: jacklee_47pn    时间: 2012-7-9 14:40
參考檔案  (我有修改你的電路圖)
4 _- a# F8 n) k另外建議命名不要用中文字

Cadence-Pspice.rar

35.61 KB, 下载次数: 23, 下载积分: 威望 -5

作者: formanck    时间: 2012-7-11 09:42
jacklee_47pn 发表于 2012-7-9 14:40 * J9 X2 W2 w7 u: u, M! g$ @# g
參考檔案  (我有修改你的電路圖)6 h% S& ?8 d, D/ l% k3 E
另外建議命名不要用中文字
2 k$ x1 X7 p( f
版主非常感谢您的帮助！您发过来的文件的确可以用。可是是UP-BOTTOM，而不是BONTTOM-UP
作者: jacklee_47pn    时间: 2012-7-11 11:19
畫電路圖可以是 UP-BOTTOM 或是 BONTTOM-UP 的方式。0 x' I7 n- ^6 j+ r/ X
仿真卻只能用 UP-BOTTOM 的方式。
作者: formanck    时间: 2012-7-11 16:28
jacklee_47pn 发表于 2012-7-11 11:19
+ a5 F; v" n- t2 M  ^8 p畫電路圖可以是 UP-BOTTOM 或是 BONTTOM-UP 的方式。
4 s; ]+ o% H$ Y仿真卻只能用 UP-BOTTOM 的方式。
2 B# k! x3 X, }2 S5 @# p% |
噢！原来这样的，谢谢！
作者: 晨曦123    时间: 2012-7-13 08:25
谢谢分享



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2