EDA365电子工程师网

标题: 六层板将中间信号层（L2、L3）空白分割了电源，这样分割电源效果好吗？ [打印本页]
作者: 星星点灯    时间: 2012-6-24 12:36
标题: 六层板将中间信号层（L2、L3）空白分割了电源，这样分割电源效果好吗？
六层板结构如下：7 J/ k5 A: E& }( z/ d5 {1 W
TOP   p' X4 E/ B$ P+ l# M* y% r! V
GND
0 d0 a, _7 n9 c/ u0 m9 q4 w3 g. OL2
! E/ k6 E$ M1 a( pL37 D( d" {* @. T  L+ b3 m+ G% q
POWER
/ B! ?) k# F. N, w, @) z0 |6 EBOTTOM; \5 g7 G. `1 ?8 k0 p
其中L2、L3被分割如下图：6 b* T( x2 l6 t" G- W
（紫色1.2V；绿色2.5V；棕色3.6V）

L2.jpg (55 KB, 下载次数: 0)

L2.jpg

L3.jpg (57.75 KB, 下载次数: 0)

L3.jpg
作者: 飞扬PCB    时间: 2012-6-24 20:40
由于没有具体板子，依据LZ的两张图片，所得的结论，可能有些片面，还望谅解，如有不当之处，望指正。& |/ b! q! W" D, R- n4 ~) g2 _9 G( x

" i. C) L: s' {+ t9 D" r1.2V基本上是core电压，不知为何分的这么散。: N3 p3 J& U/ n/ b2 T) q( Z
既然有分配power层，为什么在其它层还会有这么多电压。
+ ~) s. J' _0 u6 z5 p& r5 G" B铜皮的尖角还是再处理下比较好。注意通道问题。9 S2 d7 j2 h5 B' }( e1 S5 Y
9 J2 o( J7 h% g& E- B5 \
如果是top层主放器件的话，你的信号走线层分配有些不合理。
5 g: H0 G7 E- z( H* X0 o
, ?1 v: t8 a: q( n* W+ Y* o" V可以把板子发给我，我可以再帮你仔细看看。
3 l0 m7 S( I- X2 _* I
作者: 星星点灯    时间: 2012-6-24 21:26
飞扬PCB 发表于 2012-6-24 20:40
; t0 o/ s! P5 D/ L  G由于没有具体板子，依据LZ的两张图片，所得的结论，可能有些片面，还望谅解，如有不当之处，望指正。1 n- H' c6 J* f* ~; P2 X. Y

+ R6 L; r! B0 ^8 d6 r1. ...
* q9 c# W# V$ b9 g2 l
板子上还有3.3V，其中POWER层整个敷的是3.3V啊！
5 Z$ L+ g: C' |% F& j因为板子上有六种电压，在POWER层不是很好分割，所以在L2、L3层上分割了图上几种电压啊，这样分割行吗？对SI，PI有什么影响吗？
作者: bluemare    时间: 2012-6-24 23:59
支离破碎啊这铜皮分的
作者: bluemare    时间: 2012-6-25 00:01
完全可以在3.3v power层分出一点区域给某个电压的，这样的话，甚至就可以考虑有2个gnd层，对你这些差分线对有好处。
作者: 星星点灯    时间: 2012-6-25 22:19
bluemare 发表于 2012-6-25 00:01 8 k. Q! d1 }. L0 r& Y
完全可以在3.3v power层分出一点区域给某个电压的，这样的话，甚至就可以考虑有2个gnd层，对你这些差分线对 ...
- x3 e; i7 h; `$ l# F
考虑有2个gnd层???  
$ M$ L" ]! b! s2 p如果我将L2、L3上分割的电源在POWER层给分出来，那我L2、L3层的空白处是敷地，还是什么也不敷啊？
作者: bluemare    时间: 2012-6-25 23:26
电源分割这么惨，跟你的布局是有很大关系，不知是否因为布局跟结构有关，因而定死了；否则，我觉得你需要先考虑修正布局，令同电源的器件尽量在一个较小而完整的区域内。
作者: bluemare    时间: 2012-6-25 23:29
星星点灯 发表于 2012-6-25 22:19 $ P% X8 \1 t' m1 r
考虑有2个gnd层???  
& U: F- ?  |: _' y" W% f% Z如果我将L2、L3上分割的电源在POWER层给分出来，那我L2、L3层的空白处是敷地，还是 ...
3 N/ U) X# x) L  ?4 K" P2 X
就算考虑在power层分一些区域给某电源，也需考虑全局问题，怕你治标不治本，比如，在power层分区，会带来某些via没电源的问题。还是先整体考虑一下布局，再考虑有效电源划分吧
作者: dsws    时间: 2012-6-26 12:14
可能LZ忽略了板厚和阻抗的问题。
! {( B) `/ `8 \" ?1 X9 ?+ ]如果你的板子是1.0MM厚度，那么，你相邻两个信号空的地方铺铜，会影响到相邻信号层信号的阻抗，而且影响是比较大的；如果是1.6MM或者更厚的板厚，这个相邻层阻抗的影响就不大了；
5 m5 @% h# g. o3 b- Ncore电压可能会有瓶颈 L2、3 层空的地方不建议都铺地铜铜，电源除外；但是L2、3 层靠近板边建议铺一圈地铜，和GND平齐，然后打VIA，做EMC优化。
作者: lgl2466    时间: 2012-6-26 14:54
学习了
作者: 星星点灯    时间: 2012-6-26 18:38
bluemare 发表于 2012-6-25 23:26 & R/ Q: l! z  d1 t4 M% v
电源分割这么惨，跟你的布局是有很大关系，不知是否因为布局跟结构有关，因而定死了；否则，我觉得你需要先 ...
1 |$ K! k( K2 _( D. U* L
我就是因为布局跟结构有关，两BGA芯片、接插座都是结构定死了的，不能动啊！
作者: 星星点灯    时间: 2012-6-26 18:50
dsws 发表于 2012-6-26 12:14
( P% N- E0 d8 e: ?& ~8 K可能LZ忽略了板厚和阻抗的问题。
6 Q2 }/ u7 V  U& v8 h' p2 W如果你的板子是1.0MM厚度，那么，你相邻两个信号空的地方铺铜，会影响到相 ...
1 E- w+ h! ~" G. P
板子是1.6MM厚度，板边我铺一圈地铜，也打了过孔
7 c$ u5 m2 Q' `8 s1 q; Y你说“ L2、3 层空的地方不建议都铺地铜铜”。假如我不在L2、3上分割电源，那么空白处也不铺地铜吗？就让空看什么也不铺？4 F" r% i% G7 t3 K) F! N( H+ M
希望给个建议..........
作者: rx_78gp02a    时间: 2012-6-26 21:11
总的来说，六层不可能做到很好的电源耦合平面（电源平面有相邻的地平面），本身power和gnd距离就很远，而且，如果把电源全部划到POWER层，又会带来跨分割问题。信号层是可以放电源的，阻抗线最好距离铜皮远一点，比如20mil。电流大的地方比如core电压，铜皮是越粗越好。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2