EDA365电子工程师网
标题:
ADS/ANSOFT DESIGNER用verilog-a是否可以建立行为级的激励与仿真？
[打印本页]
作者:
mengzhuhao
时间:
2012-6-13 11:57
标题:
ADS/ANSOFT DESIGNER用verilog-a是否可以建立行为级的激励与仿真？
本帖最后由 mengzhuhao 于 2012-6-19 08:23 编辑
- P9 n T K, o
0 U0 ?1 l' o) }; S6 ^
ADS/ANSOFT DESIGNER用verilog-a是否可以建立行为级的激励与仿真？
9 u# K$ s# [# Q
* s6 G& o8 A; b6 U6 V% x5 r2 h
能实现类似RTL级的逻辑时序仿真么？
& ?. ^% t1 t* M- [
5 p D. ^# i# V
有对这块熟悉的朋友么？
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2