EDA365电子工程师网

标题: 有人能解释下这个图吗 [打印本页]
作者: ccddll    时间: 2008-7-8 16:57
提示: 作者被禁止或删除 内容自动屏蔽
作者: r_agreement    时间: 2008-7-8 22:42
网络是地。4个孔只和地层的铺铜连接?看附近又没有走线的样子- A4 k) L6 R! F4 k
我怎么觉得除了玩玩好看/某种标识之外没其他作用了。
作者: yaoxinhua007    时间: 2008-7-9 09:01
不懂，怎么没高手来说下，让我们后来的也学习下
作者: numbdemon    时间: 2008-7-9 10:03
原帖由 ccddll 于 2008-7-8 16:57 发表 1 s/ R: a" O& M: \+ _9 U, ~
图上的这个分叉。网络是地。4个孔只和地层的铺铜连接。* Y$ W& o# X2 y1 e; O* |5 F! B" c
什么作用的阿？, e) k- S! H3 G: d0 v: r; K& [( l
有人能解释下吗。谢谢啦~~
' x+ y( H$ f9 g9 X4 j  J
信号有三个分支，采用T型拓扑，每个分支都要相同、等长、平衡。, o4 M) y/ `- P% O- O& h  @
根据图上猜的。8 ?% q: i& J5 K$ k' d. n8 d
最好提供一下内层走线的图片，或者说明网络拓扑方式；不然还以为种花种草呢。
作者: killerljj    时间: 2008-7-9 10:25
会不会是为了给周围的高速信号提供一个电流返回路径？？
作者: ccddll    时间: 2008-7-9 10:52
提示: 作者被禁止或删除 内容自动屏蔽
作者: ccddll    时间: 2008-7-9 10:54
提示: 作者被禁止或删除 内容自动屏蔽
作者: fenqinyao    时间: 2008-7-10 18:43
不要想得太复杂了吧，只是多放了几个地过孔而以，顺手连了线。。。。。。。。。。。。。。
作者: Allen    时间: 2008-7-10 20:55
提示: 作者被禁止或删除 内容自动屏蔽
作者: libsuo    时间: 2008-7-11 08:44
原帖由 fenqinyao 于 2008-7-10 18:43 发表
+ k) B' N1 v7 l3 m4 l2 \! A0 R不要想得太复杂了吧，只是多放了几个地过孔而以，顺手连了线。。。。。。。。。。。。。。

6 f6 Z9 m/ R2 ]3 a
5 S+ }# t- {# ]我也觉得是这种情况。就是通过这一段线把两块铜连起来了。我见到我们公司的人也这么干过，给大家贴张图。: j! \( V4 M. [
" Z# R7 ?- F# m% G; L
[ 本帖最后由 libsuo 于 2008-7-11 08:51 编辑 ]

sample.jpg (1.35 MB, 下载次数: 4)

sample.jpg
作者: r_agreement    时间: 2008-7-11 15:37
Original posted by Allen at 2008-7-10 20:55 $ |; e: ?/ z9 |( Q* G
7 e& Q+ B& }$ q& O" p9 ?0 Y, Z
作者不是牛得不行就是菜得不行
: F7 k1 N/ [  H" A0 f( ^  u/ o9 z
非常赞同，哈哈，我觉得没啥含义，可lz不信貌似
作者: ccddll    时间: 2008-7-11 16:27
提示: 作者被禁止或删除 内容自动屏蔽
作者: r_agreement    时间: 2008-7-13 07:24
不管什么板，它总是人画得，是人大家都差不多，哈哈，你看这种板子不允许你在上面加上自己得“大名”吧，那我画些有个人标志性得东西不行啊，哈哈，玩玩嘛
作者: aspenlin    时间: 2008-8-11 09:42
不要想的太难
作者: ownship    时间: 2008-8-13 17:44
标题: 跳线
那个是跳线
作者: cmos    时间: 2008-8-14 16:45
原帖由 Allen 于 2008-7-10 20:55 发表
4 A( f: [+ E' T
' N5 q! `' Z: M9 f+ n作者不是牛得不行就是菜得不行

7 a- Q/ F8 \2 T' N% {9 }1 N# Q- V- m0 f" m% r- S) k1 A
应该是菜的不行。
作者: 古罗马    时间: 2008-8-21 17:08
举双手赞同！！
作者: mengzhuhao    时间: 2008-8-21 18:38
说不定是焊接测试勾什么的 连地
作者: lwcit    时间: 2008-9-5 15:49
最初以为是top 层有IC ， 认为是IC 内部定义独立的ground pin相互连接，再单点和GND相连，后看到内层有一对diff trace，认为是在两侧加的GND via。至于将via穿起来，像是恶搞，没有意义
作者: 31330023    时间: 2008-10-30 17:59
标题: .
有点像改板,上一板电容的fanout...改板删了电容没有删去走线和孔的
作者: forevercgh    时间: 2008-10-31 09:18
原帖由 ccddll 于 2008-7-11 16:27 发表 ; r: B, X/ v2 Q/ z- m! a
这是人freescale的一个开发板图嘛+ e9 z+ u6 a' v
不会这么无聊在上面涂鸦吧
& h# P" c  n4 t& z; M5 l
( y1 p; J- m/ M4 X# w. U! m
不要觉得fresscale就如何如何，上次见到几个cypress的板子，USB走线相当不规范，和他们的layout guide就严重不符。
; ^+ B5 p. V0 G其实想想，大公司分工是很明确的，制定guide和layout应该不是同个人了，比较烂的demo板出现也是正常。
作者: emanule    时间: 2008-10-31 15:42
原帖由 forevercgh 于 2008-10-31 09:18 发表 & r/ b; k$ w! A) J* c# z6 e. X9 R  Q

" H# n4 ^! D, S8 d  B+ l- i+ I
2 Z+ U9 k) K. }不要觉得fresscale就如何如何，上次见到几个cypress的板子，USB走线相当不规范，和他们的layout guide就严重不符。' Q( N# q$ d, m
其实想想，大公司分工是很明确的，制定guide和layout应该不是同个人了，比较烂的demo板出现也 ...

, q, T3 q" J6 P8 @, @* \有同感 Demo 板子就是有不规范的地方，只要他们的FAE没发现 呵呵



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2