EDA365电子工程师网

标题: 请教高手，关于Relative propagation delay中线的长度计算问题 [打印本页]
作者: huiyanhuishi    时间: 2012-5-9 15:07
标题: 请教高手，关于Relative propagation delay中线的长度计算问题
         各位大侠，在给DDR2做Relative propagation delay时，发现Constraint information中除了ETCH LENTH还有一个ZALL，请问ZALL是什么？是Via等的等效长度吗？谢谢……附对DDR2 NET的Show Element：# I( |1 l5 ?% O1 k8 `+ E7 c  s/ D
5 A$ g- M" m1 r9 D6 ~% E6 {
LISTING: 1 element(s)
: l0 _8 m/ A. \" z4 n- s5 Q+ K! i2 r0 f5 \0 l
              < NET >              + K) C3 D3 y  m6 a

! S% Q+ s0 h1 D  Net Name:            MFPGA1_DDRD23
8 C2 V+ h- P4 T  Member of Bus:       MFPGA1_DDR_DATA2  t4 ]! x* i# d! W1 b

. x' ^1 D+ @/ V3 }  Pin count:              2, s6 P5 h9 ]% o6 l& H
  Via count:              2
. {* o& a9 u4 Y' C$ G* x' ~# z  Total etch length:      1964.069 MIL! q4 u- d# n% O. H+ D" r
  Total manhattan length: 1135.851 MIL
5 h) q9 U' o0 H+ j1 C# b  Percent manhattan:      172.92%. I& b$ u* [( U2 Q
" D& F. n  n; a+ g/ g
  Pin                     Type      SigNoise Model        Location+ E  P  X; \  w! f3 Z! m) G
  ---                     ----      --------------        --------
9 w: Y- ~1 t8 ]/ I, ^  U801.F9                 UNSPEC                          (-1984.000 6603.717)! H  C5 u4 e% Q6 H6 t
  U796.C18                UNSPEC                          (-2351.016 5834.882)
! W% N7 i7 m0 i$ Z4 ?; T9 K
) ?: g' L/ S' w1 x; T1 L6 x) a* `6 ]  No connections remaining
8 X' x3 {) L2 T: t* E) ]. G4 }3 i4 W% y6 N% ?' A  S, |5 L
  Properties attached to net: N9 ]% o$ l4 H6 Y6 ]
    FIXED# z' V) E7 j! ^. e# v; w0 x
    LOGICAL_PATH      = @dw5vlx_all_20120504_1800.schematic1(sch_1):mf
( f3 S6 J% U% H: v7 ^3 P                        pga1_ddrd23. \7 d' C& V: a
    BUS_NAME          = MFPGA1_DDR_DATA2, q" T" r+ O; \3 d' r; P

" k; j7 p5 v1 ~2 H( {  Electrical Constraints assigned to net
! f* ]: j3 L5 R' M    relative prop delay: global group MFPGA1DDR_GROUP_DQ from AD to AR  delta=0.000 MIL  tol=10.000 MIL. @" |* D5 Q1 K4 j# p

7 R& x9 Y. l* @  I' ?4 U2 B  Constraint information:
7 _" M% o; U. E1 O, C* r8 c    (RDly) U796.C18 to U801.F9  min= 1966.14 MIL  max= 1986.14 MIL  actual= 1980.741 MIL$ x' B6 M% u$ }$ q
                   target=  (MFPGA1_DDRDQS3P) U796.G20 to U801.B7
! F  {, e& k& E4 z6 Q" A% ^            (-2351.016,5834.882) pin U796.C18,UNSPEC,TOP/TOP
6 r1 C5 |0 a; y6 j, [      24.812 MIL cline TOP
0 _1 X! M; x1 A: [% B            (-2333.471,5852.427) via TOP/BOTTOM
2 l: Q& e! V9 x5 u+ Z; @1 i5 k      1917.397 MIL cline 03IS01) I: T8 C4 f9 b' B
            (-1999.457,6588.260) via TOP/BOTTOM( j7 m/ ?5 m7 L! d+ {# k
      21.859 MIL cline TOP& s) u5 i' g7 w
            (-1984.000,6603.717) pin U801.F9,UNSPEC,TOP/TOP,Zall=16.672 MIL
% k. r( Q+ l% C( K$ v/ L2 L& D0 C" }5 \8 h2 `6 F& l# m3 b
  Member of Groups:
3 B$ T" c, S1 a- t8 i# _8 Y0 K8 ?    MATCH_GROUP     : MFPGA1DDR_GROUP_DQ. l3 q/ J- F# |& y( D" R7 o2 Y
    BUS             : MFPGA1_DDR_DATA2+ i2 I. K, @- u# E
作者: flyingc381    时间: 2012-5-9 18:29
Zall指过孔在Z轴的所有延时！！
作者: huiyanhuishi    时间: 2012-5-11 15:16
flyingc381 发表于 2012-5-9 18:29 8 ]$ B% r. ]3 q$ X% V3 m! l" d
Zall指过孔在Z轴的所有延时！！
1 L7 x% J* `2 m
也就是说，在做Relative propegation delay时，delay time是包含此Zall的，是吧？delay time= Etch Length time delay + Zall time delay,是吗？
作者: flyingc381    时间: 2012-5-11 18:25
Yes



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2