EDA365电子工程师网

标题: Verify Design 的問題... [打印本页]

---

作者: peaking    时间: 2012-3-19 11:23
标题: Verify Design 的問題...
圖中看到 should be >= 0.2032
7 Q6 J7 V. g1 y, q
7 P. `: z* ?1 t( H' l- R. Y這是我 Copy 回來的檔案，請問如何可以找出在那裡設了 Clearance 為 0.2032
我在 Setup -> Rules -> Default Rules -> Clearance 中找不到這 0.2032 的設定,

請問如何可以找出在那裡設了 Clearance 為 0.2032？ 謝謝！

Verify_Error.jpg (40.97 KB, 下载次数: 1)

下载附件  保存到相册

2012-3-19 11:23 上传

---

作者: 女、未嫁    时间: 2012-3-19 13:46
L8 看看

---

作者: peaking    时间: 2012-3-19 14:02
L8 是指 Layer 8 吧!
可以每個 Layer 設定 Clearance 嗎 ?

---

作者: dzwinner    时间: 2012-3-19 17:27
我告诉你，你要给我分哦！
) M# r" M3 M& S* T) I- X+ |- U( B从上面看，你都是L8层有这个问题，很可能是L8层单独设置了“条件规则”了
* l/ u' d  V+ F! J( k

---

作者: peaking    时间: 2012-3-19 18:36
清楚，明白。我給你分。 Thanks !

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2