EDA365电子工程师网

标题: ddr3等长 [打印本页]

作者: luchengzhou 时间: 2012-3-16 15:49
标题: ddr3等长
各位大侠：关于DDR3等长走线，怎么处理？请各位大侠赐教。

关键是有4个DDR，从CPU出来后，4个DDR到CPU长度相等。很头疼，望大侠指点。

作者: kathy 时间: 2012-3-16 15:54
是觉得4个DDR好难绕线吗？{:soso_e132:}

作者: joejoe 时间: 2012-3-16 15:58
把4个DDR做成一个group设等长，或者用拓扑设一个等长规则，把4个DDR全部套用进去

作者: luchengzhou 时间: 2012-3-16 15:58
想知道，怎么控制一对多走线！不设置等长，手工很难控制，请大家赐教。

作者: part99 时间: 2012-3-17 09:51
再高手也要知道你要的是什么答案。你提出问题的方式过于简单，不妨多描述你现在的板子的情况。（多少层，多少位等等）
我说一下一对多的问题吧，地址控制线是一对多，DDR3的主流观点是fly-by拓扑走线，我走过4个DDR3内存的板子，地址控制线时序和信号质量是没问题的。只要CPU到第一颗RAM的所有地址控制线等长就可以了。

作者: xjlovex 时间: 2012-3-17 10:19
关于DDR 3 四颗一样长那么就是可以理解为做好一个然后贴过去？

作者: wuyinhe 时间: 2012-3-17 12:22
我也学习下DDR3怎样走线

作者: dsws 时间: 2012-3-17 20:27

DDR3菊花链布线，5片黄色AC、绿色data。仿真已经ok。
希望有所帮助。

作者: towner 时间: 2012-3-17 22:32
请教8楼的,不同线组颜色怎么设定为黄绿呢?

作者: dsws 时间: 2012-3-18 14:23

towner 发表于 2012-3-17 22:32
% K' G3 F- g) r) r( f. n/ b2 ?4 o请教8楼的,不同线组颜色怎么设定为黄绿呢?

AC 和DATA分别建立BUS，然后高亮bus就ok了。

作者: towner 时间: 2012-3-18 16:08
感谢8楼的,确实,可以这样办到,惭愧!脑子锈了啊

作者: chan-cjl 时间: 2012-3-20 18:49

学习了！强！

作者: luchengzhou 时间: 2012-3-25 10:59
谢谢各位大侠无私的贡献，给力！

作者: luchengzhou 时间: 2012-3-25 11:00
受益匪浅

作者: lcywzg2008 时间: 2012-3-26 16:44
{:soso_e113:}

作者: allowactto 时间: 2012-4-16 16:00
DDR3只要走对拓扑结构就行了。
记好是菊花链。从低位出，高位终结。上拉电阻至于终端

作者: eeicciee 时间: 2012-4-16 16:07

part99 发表于 2012-3-17 09:51
5 o" [3 B6 Q, S) u. _再高手也要知道你要的是什么答案。你提出问题的方式过于简单，不妨多描述你现在的板子的情况。（多少层，多 ...

只要CPU到第一颗RAM的所有地址控制线等长就可以了.这句话不是很理解呀

作者: yangtse427 时间: 2012-4-20 09:31
4个算是入门级的了，小弟我正在绕12DDR的服务器板子，命苦啊！

作者: yangtse427 时间: 2012-4-20 09:32
不是12 个，是16个啊！！！！！！泪奔啊~~~~~~~~~~

作者: 冰妖石 时间: 2012-4-20 10:43
有时间可以去学习下JEDEC Standard NO.21C标准，这样就不用问来问去要怎么做了。像这些都是有标准的，按标准来做就不会有太大问题了。

作者: glei168 时间: 2012-4-20 13:39
学习了

作者: fbzping 时间: 2012-6-9 18:13
学习了

作者: yuan715happy 时间: 2012-6-12 09:32

多谢各位高手的分析，学习了

作者: suicide915 时间: 2013-10-15 10:54

part99 发表于 2012-3-17 09:51 J$ x A/ ?# d% \+ k& ~% q$ X
再高手也要知道你要的是什么答案。你提出问题的方式过于简单，不妨多描述你现在的板子的情况。（多少层，多 ...

“只要CPU到第一颗RAM的所有地址控制线等长就可以了”

其他几颗不必做等长么？

作者: hhdd 时间: 2013-10-15 11:03

dsws 发表于 2012-3-17 20:27
: ~* J2 ~+ H! L# _7 f0 h' {DDR3菊花链布线，5片黄色AC、绿色data。仿真已经ok。' @3 v) G" G, @4 i4 |4 p7 k: F. B
希望有所帮助。

这个封装怎么看起来不像是DD3? 还是寡人见识少。目前只知道两种可以正反贴的DDR3封装。

作者: hhdd 时间: 2013-10-15 11:07

suicide915 发表于 2013-10-15 10:54; y. \5 A$ ^* x7 ~' w- y
“只要CPU到第一颗RAM的所有地址控制线等长就可以了”
0 t8 d* E) q. @7 Y2 m! {' l
$ L" n/ W0 w/ a. A* F其他几颗不必做等长么？

其他都是串起来，A-B,B-C,C-D都是独立等长的了，地址线只要走规范了，不要乱绕着走，每组之间的误差很小

作者: wangshilei 时间: 2013-10-15 11:44
本帖最后由 wangshilei 于 2013-10-15 11:48 编辑

allowactto 发表于 2012-4-16 16:00! i, ^" M9 z6 F) ^6 i% c
DDR3只要走对拓扑结构就行了。) J6 U3 R. D2 r& k F6 M) k. q
记好是菊花链。从低位出，高位终结。上拉电阻至于终端

为什么现在MID使用的DDR3全没有采用菊花链结构，如下图：

ddbmp.jpg (122.77 KB, 下载次数: 0)

addr.jpg (215.15 KB, 下载次数: 0)

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)