EDA365电子工程师网

标题: Capture CIS仿真中开关S_ST的VT和VH分别是什么意思？ [打印本页]
作者: huangzhen    时间: 2012-3-3 19:53
标题: Capture CIS仿真中开关S_ST的VT和VH分别是什么意思？
求各位大侠：Capture CIS仿真中开关S_ST的VT和VH分别是什么意思？？？？
作者: jacklee_47pn    时间: 2012-3-3 20:47
http://books.google.com.tw/books ... e&q&f=false
: R, p9 O* j& v% g! }" `( m6 d9 l# P( J1 u( |+ W2 H9 @! P* A
VT => Threshold voltage2 \# z( \: @  p3 j: H
VH => Hysteresis voltage
2 m; B# i- o; z) M# {  r
9 ]! {2 A) o' Q5 a/ V
6 `4 j9 r; i  m3 H5 h4 Q4 Y+ e; z
作者: huangzhen    时间: 2012-3-3 20:58
jacklee_47pn 发表于 2012-3-3 20:47
! P. t. h, k! phttp://books.google.com.tw/books?id=43RNRknMvlgC&pg=PA111&lpg=PA111&dq=pspice+VT+VH+SW&source=bl&ots ...

1 a# J0 f) q+ O( j5 W* M非常感谢，新手上路，还望以后多多指点



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2