EDA365电子工程师网

标题: allegro16.3内层铺铜，大家看看有没有什么问题 [打印本页]
作者: mm201    时间: 2012-2-18 11:51
标题: allegro16.3内层铺铜，大家看看有没有什么问题
Zz.rar (705.03 KB, 下载次数: 50)
0 h5 D! C7 Z. H1 n$ `! N) F- e7 o& m0 S9 o+ i
作者: mm201    时间: 2012-2-18 11:52
如图所示，VCC1层中，黄色的区域我分配的网络是D1.2V，但是我发现除了网络为GND之外的其他过孔都没有避让，再次麻烦版主，这个究竟是哪里设置不对啊？
作者: chengang0103    时间: 2012-2-18 14:24
没有问题，是显示问题。
作者: mm201    时间: 2012-2-18 14:55
chengang0103 发表于 2012-2-18 14:24 6 ^& Q4 K/ p. o( |) w+ A
没有问题，是显示问题。
  V( J: [+ y& r2 S2 v
您可以具体解释一下吗？为什么同一个平面中，我切割为1.4和1.2，1.4的区域显示没有问题，但是1.2的显示会有问题呢？
作者: chengang0103    时间: 2012-2-18 19:50
本帖最后由 chengang0103 于 2012-2-18 19:52 编辑 ( G- \1 U4 n. i& V! {

  T- _: [) z! ^( C  z( B[attach]48984[/attach]把器件高亮就是这个样了。

未命名.jpg (100.71 KB, 下载次数: 0)

未命名.jpg
作者: mm201    时间: 2012-2-18 19:55
chengang0103 发表于 2012-2-18 19:50 9 r9 C: \- I) V/ i* V( e
把器件高亮就是这个样了。

3 l3 ^- L0 L; W谢谢，我找到错误的原因了，不是高亮，是显示那里多勾了一个地方造成的，呵呵
作者: 德军    时间: 2012-3-2 19:36
显示重影了



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2