EDA365电子工程师网

标题: 原理图中自己做元件封装如何移动pin name [打印本页]
作者: dirkyu    时间: 2012-1-13 00:12
标题: 原理图中自己做元件封装如何移动pin name
如图，vcc和gnd完全重叠在一起了，- H' q$ S9 d3 D  h* D0 V1 T
作者: jacklee_47pn    时间: 2012-1-13 00:12
ORCAD 不允許移動 pin name ，所以只好將元件畫的更大一些，使其 pin name  不要重疊。
; @7 h( a( X# M  h; C: M另一方法是不要顯示 Pin name  ，只要顯示 Pin number，因為 Logic Gate 的 Pin 通常是很固定的。
作者: 碧落    时间: 2012-1-13 11:38
嗯，是的，一般电源地可以隐藏
作者: dirkyu    时间: 2012-1-13 12:08
jacklee_47pn 发表于 2012-1-13 00:12 - c0 i. O% `( s2 a
ORCAD 不允許移動 pin name ，所以只好將元件畫的更大一些，使其 pin name  不要重疊。$ \6 c0 X# o& W9 e8 k; S* f
另一方法是不要顯示 ...
' w, ]8 D* u2 a5 d9 Q' h! ]8 W- I
谢谢，评分给你了。, P' n& e1 N, _- |5 M6 z
再请问一个，元件画大的话，电路图元件多一些的话，可能版面就不够了啊。真的没别的办法了吗？
作者: jacklee_47pn    时间: 2012-1-13 12:21
版面就不够， 就放大版面 ，除非你有制式規定，只能用某尺寸規格。請看圖片。
6 L4 _. p* ~" `1 g; g9 C( w+ v5 b; {2 v6 w
另外分開成數頁方式去畫電路圖，也是可的，沒有人規定只能一頁就要畫完吧!

A0.png (68.78 KB, 下载次数: 1)

A0.png
作者: dirkyu    时间: 2012-1-14 01:40
jacklee_47pn 发表于 2012-1-13 12:21
2 V' T, \" X% |& X* v9 x/ K版面就不够， 就放大版面 ，除非你有制式規定，只能用某尺寸規格。請看圖片。
5 r! Y: _; ], f+ j* x, {# x* P% c7 h
另外分開成數頁方式去畫電 ...

) D( u! N" P% O/ n# |谢谢，明白了。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2