为什么导入网表出错？

浪里白条

小弟初学cadence，原理图制作好了，生成了网表之后，又制作了PCB封装，导入网表的时候却出错了，如下所示：
(---------------------------------------------------------------------)
3 M" }1 \& c$ W6 M, ^& M(                                                                     )
2 G3 q" d) i" u' v- E# ~! [(    Netrev Allegro Import Logic                                      )
% r+ F0 o6 N& }* Q(                                                                     )
(    Drawing          : 10G.brd                                       )
" p2 q2 Y+ i  @( `(    Software Version : 16.3p004                                      )
(    Date/Time        : Tue Jan 03 13:32:03 2012                      )
' j' F1 w$ T( G' k- P) r(                                                                     )
(---------------------------------------------------------------------)
+ _4 J( \3 x) a

------ Directives ------
. n5 `5 U6 P: Q# _
3 o  C6 @& ~/ d0 ]9 l( T9 ^RIPUP_ETCH FALSE;
) M! R% p( q; c% W! MRIPUP_SYMBOLS ALWAYS;
Missing symbol has error FALSE;
2 v+ ?* q0 k/ Z3 S  x" @6 r% nSCHEMATIC_DIRECTORY 'F:/公用盘/电路原理图-20120102';
BOARD_DIRECTORY '';
+ Z. A. i9 R0 k6 g! ], \2 r" JOLD_BOARD_NAME 'F:/公用盘/封装库/10G.brd';
NEW_BOARD_NAME 'F:/公用盘/封装库/10G.brd';
9 q/ j5 s3 o. k% |( a- ^
* P  T' c: F. L8 q% k5 ?; yCmdLine: netrev -$ -i F:/公用盘/电路原理图-20120102 -y 1 F:/公用盘/封装库/#Taaaaaa00560.tmp
% O6 n5 y1 \& w# M; \6 I" S
------ Preparing to read pst files ------
3 q$ S6 c: l5 m$ [1 K
6 K" E8 x+ D, P6 K: _; b
#1   ERROR(24) File not found
     Packager files not found

#2   ERROR(102) Run stopped because errors were detected

netrev run on Jan 3 13:32:03 2012
7 ?4 _: X6 C1 P$ l
3 p& i% Y8 K, }( `$ Q' W# c   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
% I) U* W" L4 v' S" @% ?1 s   FEEDBACK OFF
5 S# X: q% \6 D8 t% k3 P   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
, n( c; i; _2 y# q- z, ~   MAX_ERRORS 500
   MERGE_MINIMUM 5
" E7 C# x" ]: U   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
; U2 g( n. `3 P7 \2 Z: y% I- J   REPLACE_CHECK OFF
6 H- l: y+ x% E, L% ]1 L  c7 y) y   SINGLE_NODE_NETS ON
5 e1 O; z; a) s" }& |; O7 `   SPLIT_MINIMUM 0
   SUPPRESS   20
7 \% i- Q2 I/ a8 L   WARNINGS ON

  2 errors detected
No oversight detected
1 Y/ c2 l5 A7 a6 M/ V No warning detected

cpu time      0:00:40
elapsed time  0:00:00
不知道什么原因，修改了一下封装库的路径什么的也没用。请各位大侠指教一下啊，感激不尽啊！

浪里白条

superlish 发表于 2012-1-3 14:27
8 D" m4 c7 ^+ w  q  C$ o6 w* o1、修改了路径后有没有重新指定路径？
2、最好用英文目录

修改了之后重新制定了路径，为什么PCB封装跟原理图封装不能对应呢？这是为啥啊？是不是要把原理图里面的芯片的FOOTPRINT这一项设置的跟PCB封装里的一样就行啊？

浪里白条

浪里白条 发表于 2012-1-3 14:24
2 |% ?$ ~9 A: c$ J  {. X% ]刚刚修改了一下路径，可以导入网表了，可是导入之后点击PLACE——manually，再选中元件，点击QUICK  VIEW， ...

修改了之后重新制定了路径，为什么PCB封装跟原理图封装不能对应呢？这是为啥啊？是不是要把原理图里面的芯片的FOOTPRINT这一项设置的跟PCB封装里的一样就行啊？

superlish

1、修改了路径后有没有重新指定路径？
0 p6 c* X: Y3 c( ~7 O# o. C% g7 P2、最好用英文目录

浪里白条

刚刚修改了一下路径，可以导入网表了，可是导入之后点击PLACE——manually，再选中元件，点击QUICK  VIEW，看不到元件。请问该怎么导入PCB封装库呢？烦请各位大哥大姐不吝赐教！

浪里白条