EDA365电子工程师网

标题: 在Cmgr设置DDR等长中如何体现CLK与DATA、ADDRESS的关系？ [打印本页]

作者: lyh289114980 时间: 2011-11-25 13:31
标题: 在Cmgr设置DDR等长中如何体现CLK与DATA、ADDRESS的关系？
在Cmgr设置DDR等长中如何体现CLK与DATA、ADDRESS的关系？本组等长我会设置，但就是不会CLK与DATA、ADDRESS的关系，望各位朋友帮下忙。

作者: liqianzan 时间: 2011-11-25 14:51
呃，CLK和ADDRESS是同一组要等长，CLK和DATA没直接关系，但有间接关系，CLK和DQS要求75-125%要求，其实这个要求很宽松了已经，所以CLK和DQS差的不要太大就好了，我在设计时喜欢设计两根参考延迟线，以参考延迟线为target来做等长约束。

作者: art_li 时间: 2011-11-25 14:52
道理一样，方法：建立一个match Group 把CLK与DATA、ADDRESS都加进去选择clk为target在Tolerence中写入他们的关系即可：如与DATA 之间为+/-500， ADD +/-100则可分别对应写入写入：0:500、0:100即可。GOOD LUCK~

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)