EDA365电子工程师网
标题:
差分线画不出线
[打印本页]
作者:
miller678
时间:
2011-10-20 10:31
标题:
差分线画不出线
各位大侠:
* {1 D( J1 I7 g" a0 R0 J* ]
小弟刚学的,在设置完差分线约束后,往外画线发现根本画不出来,能拉出来也是单根的不是两根一起出。差分对也设置了,没有办法解决,请各位指点。谢谢!
作者:
longzhiming
时间:
2011-10-20 12:41
这个怎么三言两语回答你呢?自己多点时间摸索喽. 肯定是你哪设得不对
作者:
lqf
时间:
2011-10-20 21:07
右键有一个single……选项
作者:
Jancho
时间:
2011-10-20 21:25
拉线时点右键,去掉勾选single trace mode
作者:
Jancho
时间:
2011-10-20 21:27
还不行的话就进logic>>assign differential pair里,看上面的表框中有没有你拉线的差分网络、没有的话从下面的表框中添加进来 、
作者:
miller678
时间:
2011-10-21 10:21
好的 谢谢 果然是开着signal trace mode 可能我差分线间距设也有问题 一个方向不能全布出来 换到另外一面就可以不出来 还有个问题是等长线我设置了,但是布出线时就是不等长 把那个误差值改小了也不行请问是怎么回事?
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2