EDA365电子工程师网

标题: 8层板，这样的参数阻抗控制如何实现？ [打印本页]
作者: yangshuai    时间: 2011-10-10 12:38
标题: 8层板，这样的参数阻抗控制如何实现？
发到工厂，工厂说实现不了，觉得奇怪。" @( T, D- r- l; Z. q+ |' T( z

% U) k! d. a3 p$ h八层板：
" E" M* v% K, E; x- ?2 C9 s层叠结构：TOP布线--L2电源--L3地--L4布线--L5布线--L6地--L7电源--BOTTOM布线! W! S& e3 H1 Z
- D$ J& p+ g# q0 @9 \
阻抗控制要求：" b: I: x) L7 i5 E9 ]  u
TOP:4.5mil线宽/8mil线距，单端50差分100, k  g8 i1 Z- g4 B4 W- O
L4: 4mil线宽/8mil线距，单端50差分100  t$ V- i' l2 j
L5:4mil线宽/8mil线距，单端50差分100
+ j0 @2 I' h" j4 I" |BOTTOM:4.5mil线宽/8mil线距，单端50差分100
- i: o3 U! e" {1 j  O; J3 t! ^* I% p, \
层叠说明：
2 l, J# R5 w3 w6 F6 H. q! ~, lL3和L6为地层，目的是为L4和L5层做好屏蔽和参考。设计的初衷是L4层和L5层之间间距很大，保证L4和L5上的信号互相不会干扰。
1 Q5 ^+ X1 {' A; g' ?
( ?4 ]' q) L7 U* O0 o) ]  [请问这样的层叠结构是否可以实现上述阻抗控制要求。* q5 V+ a- F2 o+ A2 ?% Y
+ }5 q( W, i* r
谢谢大侠们。
作者: yangshuai    时间: 2011-10-10 12:40
另外，请教一个问题，cadence中阻抗计算结果和si9000的阻抗计算结果差距有多远呢？
作者: liuyian2011    时间: 2011-10-10 12:54
不能同时满足差分阻抗100欧姆和特性阻抗50欧姆喔,因为如果满足100欧姆,其特性阻抗必定大于50欧姆!
作者: yujishen1211    时间: 2011-10-10 13:22
lz主要稍微该店，一般式FR4的厚度，线宽，线间距三个因素控制阻抗，LZ现在规定死了两个，只留一个可控。。。。。。
作者: dsws    时间: 2011-10-10 14:06
1.6mm板厚这样的叠层比较常见。可以参考一下。
" J  J$ b  A6 H2 u6 k
: @$ L# m4 }& h, j' _0 f) L
1 e8 ?  s% Z1 X' m- z6 w, T4 ~单端线；
' x( E0 S$ J5 @* K  Q
8 r! h( J6 _6 d) v差分线；
' A7 {+ ]& s& _# I: I# ~! A4 Z + P$ t4 g4 @8 w' P
如果电源不多，容易处理，电源层可以改为地层。
作者: dsws    时间: 2011-10-10 14:10
关于叠层设计：
: [! D, ]( v$ a7 O7 H3 X个人觉得是 层数 和 板厚 来决定 线宽 和 间距，不是规定线宽和间距来考虑叠层。
) i4 O: a8 j) s+ ]/ U1 _4 z
作者: coldhearted    时间: 2011-10-10 14:42
用SI9000，但不同的厂家参数会不同，这个需要跟厂家沟通，他们都会有相关的技术文档的。
作者: yangshuai    时间: 2011-10-10 20:03
多谢各位，就是电源比较多，两个电源层都有分割。外层4.5mil线宽和内层4mil线宽无法更改，倒是可以放开差分线距，这样的话应该可以实现吧？
5 `3 M, p! Z/ ~1 L+ y5 j/ D6 m! G9 R& |+ X6 q" q/ q5 V
回5楼，主要因为电源分割严重，而4和5是主要布线层，所以这样考虑叠层的。
作者: yangshuai    时间: 2011-10-10 20:09
这里继续请教另外一个问题：我所有层都是positive的，今天产生gerber之后发现via全部和所有电源层连接一起短路了，回cadence观察同样是连接到了一起，悲剧的是修改space约束thru via to shape一点也不起作用，请问这会是什么原因呢？
作者: rx_78gp02a    时间: 2011-10-10 21:15
本帖最后由 rx_78gp02a 于 2011-10-10 21:18 编辑 ( z: u( Z3 r) ]  c
yangshuai 发表于 2011-10-10 20:09 6 n  S2 Q$ X, N) a, d
这里继续请教另外一个问题：我所有层都是positive的，今天产生gerber之后发现via全部和所有电源层连接一起短 ...
: Z0 n/ P+ X+ T# E% \, p
2 u# @; o" y0 T9 s# b+ C
这个没遇到过，怪异，出gerber报错否？
作者: chengang0103    时间: 2011-10-10 21:26
yangshuai 发表于 2011-10-10 20:09 , l: Z. ?1 e& S3 J  j3 Z) Z
这里继续请教另外一个问题：我所有层都是positive的，今天产生gerber之后发现via全部和所有电源层连接一起短 ...
0 ]( F+ ^7 v6 j' d8 Y+ S% J
1：避了铜皮没! T9 t7 l8 Z3 G* W& ^' m# y
2：gerber参数可能不对。
作者: yangshuai    时间: 2011-10-10 23:04
yangshuai 发表于 2011-10-10 20:09 9 [6 {; Q5 u. b5 M. c0 Z7 h; |, c* e
这里继续请教另外一个问题：我所有层都是positive的，今天产生gerber之后发现via全部和所有电源层连接一起短 ...

  b# a  Y  A% z" V+ b先抱怨一句：论坛太慢了，比上国外网站还慢，晕。
& w- y+ a6 Q3 M0 g: M9 p( }* [' b% ?0 H+ c/ L. E
正题~
# u2 t" Q& H6 \1 v! t/ l3 I3 B/ D这个问题解决了，重现编辑了一下过孔然后更新就行了。因为全是positive，删除了过孔的thermal和antipad。不知道是不是因为他们的影响，不过总算正常了。# B7 u" N4 F; M' j& \6 r! X$ ]

; T& i1 H( s% d: h会楼上两位，gerber生成不抱错，gerber参数是正确的。
作者: rx_78gp02a    时间: 2011-10-10 23:32
yangshuai 发表于 2011-10-10 23:04 5 c% z! J, t8 `: ^' U# h
先抱怨一句：论坛太慢了，比上国外网站还慢，晕。! X2 K3 U- ^7 |8 t
& f3 p$ c, Z8 J  ^1 u
正题~
" ]4 N$ u3 F/ }, _- _7 G' U
花环盘和隔离焊盘不影响正片的
作者: dsws    时间: 2011-10-11 08:31
yangshuai 发表于 2011-10-10 20:03
9 G- F7 U  w# v/ Q多谢各位，就是电源比较多，两个电源层都有分割。外层4.5mil线宽和内层4mil线宽无法更改，倒是可以放开差分 ...
# I8 }6 }- O; K0 W5 @9 i! Y
那个参考叠层的信号层都有完整的GND相邻，电源层不夸特别重要或高速的信号，还是不错的。
作者: yangshuai    时间: 2011-10-14 14:18
dsws 发表于 2011-10-11 08:31 0 ^  D! r6 U4 m
那个参考叠层的信号层都有完整的GND相邻，电源层不夸特别重要或高速的信号，还是不错的。
6 f# f! A7 }( s( i
0.8mm焊盘改为16mil-8mil，顶层线宽设计为5mil，顶层阻抗54欧，基本满足要求了~
作者: liqianzan    时间: 2011-10-14 16:57
制版商会提供叠层和阻抗说明，层厚，铜厚和涂层厚度，像5楼的那种表格，然后自己也可以找软件算一下，核对一下，对不上的可以问厂家。出正片你记得设置好shape to pad和shape to via的距离。
作者: wzh314    时间: 2011-10-15 10:52
好帖
作者: yangshuai    时间: 2011-10-15 19:32
liqianzan 发表于 2011-10-14 16:57
' \. U. o3 {% R$ |8 j7 n7 w制版商会提供叠层和阻抗说明，层厚，铜厚和涂层厚度，像5楼的那种表格，然后自己也可以找软件算一下，核对一 ...
+ P) \8 P6 }% ^8 t5 k" ^( `( Z3 J
可否告知原理，谢谢？
作者: yangshuai    时间: 2011-10-15 19:34
liqianzan 发表于 2011-10-14 16:57 0 V7 h# \6 h0 D, V. r, v; Z) H$ \) w
制版商会提供叠层和阻抗说明，层厚，铜厚和涂层厚度，像5楼的那种表格，然后自己也可以找软件算一下，核对一 ...

) z8 P/ y- T% ]0 {谢谢提醒，shape to thu pin和shape to thru via已经设置为10mil~



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2