EDA365电子工程师网

标题: DDR2阻抗匹配问题，板子加工 [打印本页]
作者: congbupt    时间: 2011-9-23 17:06
标题: DDR2阻抗匹配问题，板子加工
本帖最后由 congbupt 于 2011-9-26 11:15 编辑
! G& Y# u' c  Z3 Z' U$ L3 u
# B- S1 d; _& g1 {: s" g( m9 T小弟有个关于DDR2阻抗匹配的问题，想请教做板子的大牛。大家都知道，做DDR2的时候都加个源端端接电阻，通常有22欧或33欧的，这个根据仿真确定的。目前我见到两种形式，有点疑问，还请有经验的大神指导啊：- b9 l+ ^& D9 s

5 Q8 Y$ j& ?# q( a9 Z! w1、见过没有加源端端接电阻的，他们说在加工板子的时候，让加工厂对单端线进行调整了，做成了50欧的匹配，这种方法可行吗？: Y. }* P1 O# c) |
2 b/ a1 O3 c& o( L8 Z# k

- S( M0 V3 Q  g! b3 k/ C3 n2、更常见的是加上源端端接电阻，那么以后加工板子的时候，单端线的阻抗还要匹配成50欧吗？就是要不要让工厂对这个线做50欧的匹配；
8 Y' }* s$ L7 ^* @4 T5 r  y+ p8 t9 D
0 |) i+ ~3 u  L: j9 c2 c- k' S! v1 E8 K0 ~" O. q+ {
板子的整体阻抗50欧。
作者: congbupt    时间: 2011-9-26 11:16
没人吗？自己顶一下，求高手！
作者: willyeing    时间: 2011-9-26 11:39
DDR2数据组有片载端接，可以软件设置成50、75、150R三种也就是传输线可以是75、50、150R与之相对应。其它没有保守点加串阻做源端端接。
作者: procomm1722    时间: 2012-6-10 13:13
以上觀念都不正確 , 或多或少可能會出問題
+ P- n+ m* b8 [) O& C2 h- w% `+ b' ?1. 讓工廠做阻抗匹配的想法一開始就不對了, 阻抗匹配是要看系統 , 不是看把電阻擺前面或放後面. 放不同的位置這個阻抗都不一樣. 用戴維寧等效電路來看阻抗就可瞭解問題點.
$ c9 s; V9 t+ |" d/ P. m9 u2. 因為上述問題 , 因此要掛載的終端電阻值也會因此而不同. 這還是要做 SI 分析才知道那個位置及那個數值的電阻最合適.. P: A% {# M' N9 Q7 C8 }
4 O% _( O( k: r& i
加掛終端電阻會提告系統阻尼因數 , 波形會因此而減少震盪與反射 , 但加得太高 , 則訊號爬升緩慢 , 也不行.
" f; G( [+ V' d, a! T. y擺放得位置不對 , 造成輸出阻抗與負載阻抗不平衡 , 那就會形成反射 , 對訊號品質也是一個殺手.



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2