EDA365电子工程师网

标题: 求教，在不改变阻抗值的情况下，怎样提高线的宽度！ [打印本页]
作者: forever_2080    时间: 2011-9-15 20:10
标题: 求教，在不改变阻抗值的情况下，怎样提高线的宽度！
在一块PCB 板中，假如 50 欧姆的阻抗线（单根线）走 5 mil，那么75欧姆的阻抗线（单根线）线宽一般比 5mil 小；现在希望用哪种方法，在不改变阻抗的情况下，使75欧姆阻抗线线宽也走5 mil ，请大家多多指教~谢谢~~
作者: mengzhuhao    时间: 2011-9-15 20:50
改变板厚
作者: mengzhuhao    时间: 2011-9-15 20:51
或者改变板材8 X, r2 L8 f0 ?0 E
你可以先用算阻抗工具自己先评估算一下
6 X, _' ]0 p) K: Q" d- W" N具体的信息你咨询制版厂
作者: forever_2080    时间: 2011-9-15 21:01
mengzhuhao 发表于 2011-9-15 20:51 5 U" ]- c0 A8 E' p4 G7 @
或者改变板材
/ b! [! J+ u: V3 g1 Y: _( t8 v9 O你可以先用算阻抗工具自己先评估算一下
% K  m: N0 F& ]- f具体的信息你咨询制版厂
' q7 v, H  b5 s& h6 ?3 O* G# B7 U# s
改变板材及厚度可以提高线宽，但同时 50 欧姆的阻抗线线宽相应也会增加，如若是DDR 的线，此法不可取，走线及绕线空间会不足~~
作者: chenjf    时间: 2011-9-15 22:47
的确是这样，不过布线不在同一层时通过改变叠层结构可是现实
作者: mengzhuhao    时间: 2011-9-16 00:19
只有换板材这条路了! H) \. p4 X6 |! n- M. d9 z6 {
高速板子 对板材要求都很高的
作者: 李明    时间: 2011-9-16 08:12
chenjf 发表于 2011-9-15 22:47
" }+ g' r# `1 A- L8 c8 F的确是这样，不过布线不在同一层时通过改变叠层结构可是现实
5 @4 _4 @5 T! D+ ?% w6 W- k
唯一可行的办法如同CHENIF所说，在多层板的时候，改变75欧姆的布线层，从而实现增加板材的厚度。才可实现。对于楼上的更换板材，如果在同一个板上，是不可实现的。
作者: yujishen1211    时间: 2011-9-16 08:50
改叠层可以，你可以挑出某些走走75欧姆，某些层走50欧姆的线
, k: z9 r7 x  Y6 f% [% {6 U- P
作者: lijun_0605    时间: 2011-9-18 20:06
还可以改变传输线的参考面，以及用共面阻抗来计算。
作者: jemyone    时间: 2011-9-23 09:22
可以改变参考层，你75om的线应该不多吧，可以把它们本应该对应的参考层掏空，让它们参考其他的电源平面，不过这样你得注意，掏空区要与75om阻抗线对应好，并且不要有其他的阻抗线对应掏空区。5 P/ S. }1 n/ ?1 [: o! a
这方法会破坏电源平面的完整性，所以建议阻抗线不多，且区域不大的情况下
作者: cccccc32    时间: 2011-10-14 11:18
楼上说的对
作者: jomvee    时间: 2011-10-15 17:36
jemyone 发表于 2011-9-23 09:22
2 ]5 V! h7 G8 J9 _+ S0 |( h& x可以改变参考层，你75om的线应该不多吧，可以把它们本应该对应的参考层掏空，让它们参考其他的电源平面，不 ...

: M4 T& F2 E  Q+ L7 n  C某种程度上是可以使阻抗增大，但未必能控制得当。有可能比75ohm大，也有可能比75小，视具体叠层情况。用同层参考作辅助设计会更好点。
作者: forevercgh    时间: 2011-10-15 22:20
直接把需求发板厂，别自己折腾半天，工艺上做不了，或者成本是不可接受。
作者: applee68    时间: 2011-11-2 17:34
改变板材或者板厚，其实用些电容电感匹配一下也可以的
作者: mengzhuhao    时间: 2011-11-2 17:48
applee68 发表于 2011-11-2 17:34 ! [6 X3 h8 `* T$ O
改变板材或者板厚，其实用些电容电感匹配一下也可以的

4 G, z" ]" ?  {: c5 l" x# S离散性是不是会很大？
作者: jemyone    时间: 2011-11-17 14:49
jomvee 发表于 2011-10-15 17:36 / L- M  I1 i6 i+ J6 Y  s" A, B
某种程度上是可以使阻抗增大，但未必能控制得当。有可能比75ohm大，也有可能比75小，视具体叠层情况。用同 ...

7 s: p9 ^3 ~. m; j+ R& g! L压层顺序应该由设计着定的，怎么会有问题呢
作者: qiangqssong    时间: 2011-11-17 17:20
5楼说的有道理！！！
作者: applee68    时间: 2011-11-18 09:31
mengzhuhao 发表于 2011-11-2 17:48
0 P1 V+ T+ _( x& ?离散性是不是会很大？
, o) |: }# E  A% d( X6 X, d1 T: L
其实离散性和你做的频率关系比较大，频率高的话一般一致性会比较差，因为频率越高，贴片元件间的寄生电容，引线电感的影响越大，然后元件的自身偏差也会有很大的影响，还有制版工艺，以及生产工艺都很难保障，所以一致性比较难以得到保障，所以我们一般是将板子设计的偏感性一些，然后放置一些tuning pin(也就是调节PIN)，这样调节起来会很方便，成本也比较低，如果你做的频率比较低的话，就没什么必要了
作者: niuwa    时间: 2011-11-24 09:07
不管怎么弄，你50欧姆跟75欧姆在同层的线宽是没办法弄成一样的了
作者: 深圳—allegro    时间: 2018-3-13 21:07
提示: 作者被禁止或删除 内容自动屏蔽



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2