EDA365电子工程师网

标题: IMX258的IBIS模型中的三个驱动模式的疑问 [打印本页]
作者: wcn312318697    时间: 2011-9-8 17:14
标题: IMX258的IBIS模型中的三个驱动模式的疑问
在做IMX258的仿真时，对于sdram有三个驱动模式可供选择，如下：
! e2 n3 G, B6 d2 Mds0_mddr            DDR, 1.8V, mobileDDR mode, Nominal Drive                    
; S5 x7 N) y) G. k; \, c5 lds1_mddr            DDR, 1.8V, mobileDDR mode, High Drive                       
+ N; E( f4 x. A5 Qds2_mddr            DDR, 1.8V, mobileDDR mode, Max Drive                        
& b  u; w5 A$ O9 Tddr2                DDR, 1.8V, DDR2 mode                                       
2 B6 h6 I# y$ A: A$ P# Tds0_sdr             DDR, 3.3V, SDRAM mode, Nominal Drive                        ( V% ^( c9 Q8 Z) J
ds1_sdr             DDR, 3.3V, SDRAM mode, High Drive                           
1 P2 i9 [7 M% `- H# n0 b% Q. ]ds2_sdr             DDR, 3.3V, SDRAM mode, Max Drive     2 P" V; T; b% K* N4 G. k' @6 @
: ]. _: h6 e" W5 |5 _) n9 w, o
这是在IBIS中对三种驱动模式的描述，可以看出，除了分别对应nominal,high,max三种名称不同外，看不出其他区别，那么仿真的时候，选不同的方式，它们的不同在于哪里？驱动力不同是一点，但是这个驱动力的差距是怎样的也不知道，而且对应实际情况，又该如何选择不同的驱动模式来仿真呢？？？
作者: wcn312318697    时间: 2011-9-9 10:40

* N! _: _1 F! U; v: z9 A9 O, D( E0 C& g( M8 ]
有木有前辈来指点指点啊
作者: willyeing    时间: 2011-9-9 11:45
是啥模型，ibis还是hspice
作者: honejing    时间: 2011-9-9 12:02
DDR 的輸出級，通常會有不同的驅動能力 (等效與不同的輸出阻抗)，可用於搭配不同的PCB* i% O/ V1 |0 F- L& [
傳輸線設計，仿真時可設定各種的 Drive strength，以便優化PCB設計。
9 G+ T% L3 g  W* b/ K- v5 ]3 L: {如要更詳細，請把模型上傳，指出你不懂得地方，再為你說明。
作者: wcn312318697    时间: 2011-9-9 12:27
honejing 发表于 2011-9-9 12:02
$ w; O) M$ p0 @. f9 VDDR 的輸出級，通常會有不同的驅動能力 (等效與不同的輸出阻抗)，可用於搭配不同的PCB
. S& }7 ]5 y- T* X" W傳輸線設計，仿真時 ...
5 Q5 {5 \" Z9 S& o
谢谢你的回答" Z& Q# J0 i$ g  t" z) A
另外个前辈告诉我说，驱动能力的不同是指输出阻抗的不一样，
$ }& r/ {2 W+ I+ u" S那么  那我仿真的话，过冲和串扰就用阻抗最低的那个驱动模式，时序仿真计算飞行时间时用阻抗最大那个是吧
作者: 一支镜头的距离    时间: 2011-9-9 14:28
hyperlynx仿真的时候ic modeling有三种模式：slow、typical、fast，我认为是对应这三个模式
作者: wcn312318697    时间: 2011-9-9 14:40
一支镜头的距离 发表于 2011-9-9 14:28
. i9 N3 @" r7 N! ?2 \9 _hyperlynx仿真的时候ic modeling有三种模式：slow、typical、fast，我认为是对应这三个模式
& ~3 L0 {9 E3 t7 D
我用的是allegro的SQ仿真的，里面也是有这三种仿真模式% E* b' b/ E, y5 R2 r
这个是IBIS选模型的时候有nominal , high ,max三种，应该和这个不太一样吧
作者: wcn312318697    时间: 2011-9-9 17:01
willyeing 发表于 2011-9-9 11:45
" m0 a( N0 B# w0 f6 C是啥模型，ibis还是hspice
! f3 o9 J- ~* p) B5 B, b' A  O
IBIS的模型啊，用allegro的PCB SI来仿真的。。
作者: wcn312318697    时间: 2011-9-9 17:03
有个疑问，对于不同的驱动模式，不同的仿真模式，我们是不是都得以最坏的情况来仿真？3 y# x7 S7 |" e, x" Z: g
还是只要把关键信号以最坏情况仿真，如时钟信号？8 h& N8 n1 n* {7 v, T8 D
如果所有信号都以最坏情况仿真的话，似乎都得出现过冲，那样都得匹配，那么实际情况布板肯定不允许。。那么只能降低要求，以一般情况来仿真吗？
作者: honejing    时间: 2011-9-9 20:15
本帖最后由 honejing 于 2011-9-9 20:16 编辑
6 i$ x. O  H  j! v" G- N- B0 m% O" R) W- `# o  Y+ p  O
＂对于不同的驱动模式，不同的仿真模式，我们是不是都得以最坏的情况来仿真？＂
( d& @" i0 k) n5 v( M=:: 通常會先以典型 ( typical  )情況先做設計，然後再考慮最差(最大及最小)情況 是否違反規格。
8 o1 L  C6 Z2 Q( K* o      若典型值得過衝及串擾都很好，最大或最小難免會稍差一點，就看是否違反規格。7 |" ^0 d4 X" `4 U' _

- I' N8 A. c* t( ?. H# W8 z* @**另有一個疑問，Allegro 現在可以直接調用 IBIS model 來仿真了嗎？
) l7 e* \0 }6 x
作者: wcn312318697    时间: 2011-9-9 22:54
honejing 发表于 2011-9-9 20:15 9 O  B; d$ c6 O1 n
＂对于不同的驱动模式，不同的仿真模式，我们是不是都得以最坏的情况来仿真？＂
9 J* i8 l0 N( r; g9 N=:: 通常會先以典型 ( typ ...

2 L1 _9 D5 K* N谢谢你的回答哈" k! x& I+ K6 H9 Z
这个违反规格是指什么呢？比如过冲，超出AC给定的最大值吗？还是说过冲导致可能的逻辑判断失误，或者是击穿电容造成器件损坏？
: @% X/ a: q% W7 _' `不能，要先转换为dml的格式来仿真
作者: honejing    时间: 2011-9-10 08:42
1. ) 比如过冲，超出AC给定的最大值吗？ =:: 是，也可造成更多的高頻雜訊，引發 EMI 問題。  r+ r( N9 x2 [/ G% W
2. ) 还是说过冲导致可能的逻辑判断失误，或者是击穿电容造成器件损坏？* u! f( t7 M" v" s4 b" k: d4 U' t
      =:: 是，也可能因串擾引發別人逻辑判断錯誤，也可能引發 IC击穿器件损坏現象 (這牽涉到IC的ESD保護如何設計)。
作者: wcn312318697    时间: 2011-9-10 11:36
honejing 发表于 2011-9-9 20:15 / W8 g3 r; S1 e' I" V
＂对于不同的驱动模式，不同的仿真模式，我们是不是都得以最坏的情况来仿真？＂9 c, S3 \6 N0 z- C* l
=:: 通常會先以典型 ( typ ...

# t) @! V' E1 a2 }# ~( _% X; Z谢谢你的耐心回答哈！
) {$ T$ @% ]0 b3 [ “通常會先以典型 ( typical  )情況先做設計，然後再考慮最差(最大及最小)情況 是否違反規格。
" X. \" m0 l1 x$ R0 D8 j- [若典型值得過衝及串擾都很好，最大或最小難免會稍差一點，就看是否違反規格。”' q: `+ _, X0 b) O
对于这点仍有些疑问，最坏情况的时候效果是差了点，对于违反了规格的话，是不是对于任何信号都一定需要去匹配，只要它在最坏的情况下违反了规格？
, K- n. U2 b, O# P, }6 Y9 |我现在碰到的问题是，如果以最坏情况来考虑的话，对于工作在133MHz的SDRAM几乎所有的信号都会引起过冲，而那样的话，岂不是所有的信号都需要匹配。- j( h- r+ k6 p! v% B; M9 f& S
但是在网上看到一些经验之谈，133MHZ的SDRAM好像很少用到匹配的。而且在我见到的一块正常运行的成板上面，只有时钟信号进行了匹配，其他的都没有，当然，也是由于布板空间有限的一方面因素。甚至连我用典型情况下仿真也会出现过冲的地址信号都未进行匹配，但是这样的设计一样运用到实际情况中了。3 |$ d2 x+ |" P7 _& F) f# ~
所以不禁对这个仿真结果，或者是仿真结果的处理方式：’最坏情况下仿真，只要违反规则如出现过冲，就必须进行匹配‘的说法产生了怀疑。是不是有什么我忽略掉的问题，或者实际得从其他角度进行考虑呢？
+ U* b( `" O' ?& n* M. `) ?初学，可能问题会天真幼稚些哈，希望前辈不吝指教！！
作者: honejing    时间: 2011-9-10 21:23
" 133MHZ的SDRAM好像很少用到匹配的。"4 @4 d  g; ^  ^1 u2 `. w/ H
可以啊! 沒有端接可以運作是可能的，你也可以調配線寬或疊構，讓你的特性阻抗與Driver 的輸出阻抗接近一點，這樣過衝就不會太大，過衝的寬度也與線長有關，若走現不長，不串端接電阻，應該也是OK的。% O3 G  N6 \: N
至於過衝超過IC絕對容許的最高電壓時，這樣的設計就有潛在風險，有時會有問題，大部分不見得會有事，/ m3 y7 n* f4 _- ^8 k1 O% S0 M5 }! \
我認為這是最糟糕的情況。鐵定會死的問題好解，要死不死的問題最棘手。
5 l4 S% p8 B0 z/ ^: c最差情況考慮，是你的系統穩定性設計優於別人的地方，因為你可以容忍芯片運作在最差情況，就像電阻 +/- 10% 誤差，你的設計能讓系統穩定運作，這就是好的設計，芯片+/- 5% 的電源飄動，你的系統也穩定運作，是好的設計。
作者: wcn312318697    时间: 2011-9-11 10:31
honejing 发表于 2011-9-10 21:23
  ?% n) O  f3 p: n  K8 t" 133MHZ的SDRAM好像很少用到匹配的。"
( q4 _# g, S9 b9 \9 p5 u) ^可以啊! 沒有端接可以運作是可能的，你也可以調配線寬或疊構，讓你 ...

  S5 _# y; F/ {# g3 {; P9 z4 y' ]! F% c{:soso_e113:} 2 i) E& ]$ W! H/ o! B5 k
大哥，谢谢你的耐心回复哈！祝你假日快乐！



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2