EDA365电子工程师网

标题: package内部长度如何带入设计 [打印本页]
作者: guyun236    时间: 2008-6-13 16:25
标题: package内部长度如何带入设计
各位大侠，我现在做一个ddr2的布线，cpu上给出了详细的各信号在芯片内部的长度，请问我如何才能把这个长度带入EC的等长设计规则中，小弟菜鸟一个，请高手赐教！！！
作者: deargds    时间: 2008-6-13 17:21
Import > Pin delay  但须注意文件格式
作者: guyun236    时间: 2008-6-13 19:15
谢谢2楼，但是文件格式是什么样的，能不能发上来一个学习学习！( e) l# W) T6 ~2 F. q6 `0 U! `2 J
非常感谢
作者: deargds    时间: 2008-6-13 21:08
PIN DELAY. G( x7 k( W- p/ _& [+ [
REFDES     CPU1- x5 u. S. F3 h; e: I
DEVICE     CPU_DIP/ g, C8 x+ m7 e
C21,200 MIL
" W1 r- b! T! j! {" Z" z7 O  C22,145 MIL$ p& \0 O8 d0 z8 V4 Q* ]
  C23,220 MIL) c5 t9 D, L3 H/ B: V; k4 r
1 `3 T) m8 B. Z% ?1 S# n3 R7 H  A
以上为CPU1这颗零件的PIN DELAY信息，下面分别为每PIN的BALL LENGTH，你可以使用EXCEL进行编辑，然后存为.CSV文件。
作者: zhutou250    时间: 2008-6-14 16:21
我还是不怎么明白，版主能不能弄个范例上来。一直很想弄这个
作者: guyun236    时间: 2008-6-17 14:38
能不能上传个范本呀，这些东西如果格式错了，也就不起作用了，请版主给个范本吧，让兄弟们少走点弯路，
- a# @" e2 h8 a) y9 L) [谢谢了！
作者: deargds    时间: 2008-6-17 14:51
说一下这个格式我是如何获得的，授之于鱼，不如授之于渔。
5 p6 ^( ^6 L! T' A8 e# o9 L手动给几个BGA的PIN分别设置不同的Pin Delay 属性，随便试几个就可以了，然后Export -> Pin Delay 就可以了，打开看下是什么格式就知道了，导出的时候会让选择分隔方式，选CSV就可以了。
作者: cadence_allegro    时间: 2008-6-26 15:35
Original posted by deargds at 2008-6-17 14:51 3 R1 X( L5 t1 f, |& d
说一下这个格式我是如何获得的，授之于鱼，不如授之于渔。
/ D9 {& u  N% O$ f/ @手动给几个BGA的PIN分别设置不同的Pin Delay 属性，随便试几个就可以了，然后Export -> Pin Delay 就可以了，打开看下是什么格式就知道了，导出的时候 ...

7 \: p7 O- h3 z; ?
: M. O2 M7 _/ K0 v! V5 |9 y. F' @+ u( _
要一个一个去设置吗？
# O; S6 q1 P) \/ w  W有没有更快捷的方法呢？* i% H: b, \# X% B0 G  _6 i
TKS
作者: cadence_allegro    时间: 2008-6-26 15:42
新手请教，设置了Pin Delay 有什么好处啊？方便做等长么？如果是该如何操作呢？
: K3 U6 M6 ?% q  o. V) P1 k; z谢谢
作者: hunanwuxi    时间: 2008-6-27 17:52
顶一下，谢谢！
作者: rjc    时间: 2008-7-25 21:35
谢谢分享~~~



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2