EDA365电子工程师网

标题: 差分对 [打印本页]

作者: cvntao 时间: 2011-9-7 23:53
标题: 差分对
小弟有块板子，上面一共有6对差分线，但是我画的时候，软件竟然只能识别其中的四对，真是让我感觉莫名其妙的，应该不是设置的问题，因为其他四对都是正常的，求解？（我用的是16.3）

作者: lcywzg2008 时间: 2011-9-8 12:48
没用过16.3

作者: oowenwen 时间: 2011-9-9 10:07
仔细查你的设置哪里

作者: dzwinner 时间: 2011-9-9 16:08
肯定是你设置的问题！！

作者: zhangxiang0270 时间: 2011-9-9 16:17
再仔细查下设置

作者: streetflower 时间: 2011-9-11 15:39
晕....可以自己手动设啊
软件自动抓主要看你的net name 的

作者: cvntao 时间: 2011-9-11 19:24

streetflower 发表于 2011-9-11 15:39 ; t, M) [: w, ~7 [. U, E' t; Y
晕....可以自己手动设啊$ ^- P5 w4 X% x9 v$ t5 b7 C4 e! _
软件自动抓主要看你的net name 的

当然是自己设置过了的，约束管理器里边设好了的，包括规则都全部设置好了

作者: rx_78gp02a 时间: 2011-9-11 20:34
那板子我看过，是很诡异的问题，差分对设置是对的，布线的时候软件也认为那段是差分对，但是slide的时候自动分开了，并且确定signal trace 模式是没有勾选的，16.5和16.3都有这个问题，database也检查过了，但是任然无法解决，我还尝试解除差分对重新生成，但是任然不行

作者: anchoret 时间: 2011-9-12 00:10
bug???

作者: rx_78gp02a 时间: 2011-9-12 00:17
可能是，但是没有理由16.3有，16.5也用啊

作者: routon 时间: 2011-9-13 11:05
如果有端接电阻或者耦合电容，尝试一下删除器件模型，再布线。

作者: dzwinner 时间: 2011-9-13 13:48
是不是又设置了其他更高优先级的规则了或者是设置了等长误差比较大，使这个走线在走线途中可以随便走而不产生DRC?

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)