有谁布过SRIO或者其它高速差分串行总线吗？

lzming

最近在做一个东西，用的是SRIO，跑3.125G的速率，不知道哪位大侠做过，想请教一下该注意哪些东西?

forevercgh

在差分走线的终端以Pi型/T型端接实现阻抗匹配。
* A* i6 ~+ S* i尽量避免走线参考层的切换。

9 N  O" B8 C& F3 T: \8 s' G2 z
[ 本帖最后由 forevercgh 于 2008-6-13 18:44 编辑 ]

wuxiaotao

控制好差分阻抗,尽量走在统一层，减少过孔，有一个完整的参考平面，所附为TI 的一个layout guide(Implementing Serial Rapid IO PCB Layout on a TMS320C6455 Hardware Design)

liqiangln

感觉你提供的信息太少了，还是做一些分析之后，再交流。
1 O! E1 X( F/ F( E! Z/ A/ ^/ F
首先，芯片电平，叠层信息，传输距离，连接器和板材选型，多少对差分线，芯片内部的预加重和均衡功能都要给大家分析一下。