EDA365电子工程师网

标题: 用AD6能否完成166MHZ的DDR设计 [打印本页]
作者: knight150    时间: 2011-8-17 19:12
标题: 用AD6能否完成166MHZ的DDR设计
不做仿真可以吗？？, Q: ^% U4 }4 V: W
主要是没有过高速电路设计的经验，原理图用AD6已经画好了，还有封装。
作者: youjinwei2010    时间: 2011-8-18 10:52
可以的,看我做的DDR3布线,

未命名.jpg (211.4 KB, 下载次数: 7)

未命名.jpg
作者: elm99    时间: 2011-8-18 12:26
一切皆有可能
作者: knight150    时间: 2011-8-18 15:38
youjinwei2010 发表于 2011-8-18 10:52 # W8 ?5 M; ~1 \
可以的,看我做的DDR3布线,
& O$ S7 C( W# r; Y
初次设计，不做仿真可以吗，4 _" C3 A1 p$ R  D
主要要注意些什么？？
作者: jimmy    时间: 2011-8-18 16:14
1,等长2,间距,3完整的参考平面,4,单端50,差分100
作者: youjinwei2010    时间: 2011-8-19 10:58
看来都是高手
作者: knight150    时间: 2011-8-19 16:43
jimmy 发表于 2011-8-18 16:14   S5 ~/ L) O" ]& ~( o8 `
1,等长2,间距,3完整的参考平面,4,单端50,差分100

, S1 U- r5 ?; F" z" k) A问句有点外行的话，单端50差分100具体如何做到，- w- `+ B# {5 Y  g+ _. f' q% q
主要因为没做过高速电路的设计
作者: manuel_1    时间: 2011-9-5 10:32
1,等长2,间距,3完整的参考平面,4,单端50,差分100?9 b  H9 e& Z. s' J0 C
能不能说得具体一点
作者: tzwhzf    时间: 2011-9-5 10:55
manuel_1 发表于 2011-9-5 10:32 / k7 V! }" \6 y% Z6 o' R$ x" \/ T' ^) n, Q
1,等长2,间距,3完整的参考平面,4,单端50,差分100?% F8 L6 t. E) [; {) p( j
能不能说得具体一点
7 t- x; m, k1 E' y1 o
按照DDR的登场规则等长，最好线宽间距是3W，所有和DDR相关的走线(data+ctl+addr)的参考平面一定要保持完整；7 |1 G/ _( F- x2 {) p& {- e! T8 i
具体单端50差分100自己再去查查资料吧，不要啥都问。
作者: knight150    时间: 2011-9-7 15:25
tzwhzf 发表于 2011-9-5 10:55
) ^3 Q& z' I* f/ j按照DDR的登场规则等长，最好线宽间距是3W，所有和DDR相关的走线(data+ctl+addr)的参考平面一定要保持完整 ...

( M6 k& Y; c, e, s+ v( @你回复的时候我已经查完资料/ y* }( B+ Y' c5 {4 _+ U; Q
不过还是十分感谢4 _* q$ ~, |3 b' o
作者: 2009zhaoqf    时间: 2017-1-17 13:37




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2