EDA365电子工程师网
标题:
请教：什么情况下应避免使用大面积铺地？
[打印本页]
作者:
crhappy
时间:
2011-7-26 11:07
标题:
请教：什么情况下应避免使用大面积铺地？
如题
作者:
wuzl
时间:
2011-7-26 21:48
回复
crhappy
的帖子
2 K. }8 ^, }) T" Y3 r% p% Y6 J8 B0 h
$ B3 f @! g/ U2 ]- G3 N' [
Good Question
* H7 J6 m" {: W9 n, F9 P
我遇到的情况有
0 g7 {7 A2 @! [
1)如果和板子的主地无法紧密耦合，那么某些区域不宜大面积铺铜，比如可能形成天线的区域，比如ESD可能注入的区域
/ e. _, H: ]0 V
2）大面积铺铜会影响SI/PI在百兆Hz区域的PI性能，处理不善，反而会引起问题，
$ Q! @. b( q* K4 J
总而言之一句话，不能紧密耦合的地方，不如不铺铜。除非隔离度要求极高，而且EMC处理得当的时候。
/ m a$ t8 E# w& L6 L0 c0 `9 n6 e
作者:
crhappy
时间:
2011-7-27 09:27
能否说得具体点，不太懂
。
4 B2 O: D% E8 b {- c) p1 e
我目前就能理解两点：
% D1 r3 M( L8 u+ z6 _
（1）会引起相邻信号层的阻抗，因为可能引起参考层的变化；
7 }/ H2 n) U9 r7 a. {
（2）如果与对称层的覆铜率相差太大的话，容易造成板子变形。
: `6 F7 o' b& ?4 r
其它的从SI\PI\EMC上，不是很了解，希望大家可以说得具体详细点。
作者:
qiangqssong
时间:
2011-7-27 15:18
对于2楼的讲的第1点可以理解，但对于第2点电源完整性这块的影响就不太了解了，能否详细指点下？？谢谢
作者:
lap
时间:
2011-10-18 13:22
我的问题如4楼所问
作者:
liqianzan
时间:
2011-10-21 17:58
如果铺地会产生对现有传输线特性阻抗产生影响的话，就不要铺，例如在板上的区域是天线安装区要考虑好可不可以铺地。
作者:
eggapple
时间:
2011-11-23 21:24
安规要求的区域，IO出户的端口的模拟信号区域，会影响相邻层信号阻抗的区域。至于辐射的问题，很难把握的。
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2
。4 B2 O: D% E8 b {- c) p1 e