EDA365电子工程师网

标题: cadence中约束规则设置中thru via 是什么意思 [打印本页]

作者: airubufeng2010 时间: 2011-7-10 23:32
标题: cadence中约束规则设置中thru via 是什么意思
本人英文不是很好，对于cadence中约束设置中spacing的thru via这一栏不是很了解

作者: dw4736 时间: 2011-7-10 23:33
贯穿孔

作者: cccccc32 时间: 2011-7-11 10:01
就是过孔！走线在换层时使用的。

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)