EDA365电子工程师网

标题: ALLEGRO 导网络出现以下问题,请教高手如何解决? [打印本页]
作者: gclfly    时间: 2011-7-8 15:37
标题: ALLEGRO 导网络出现以下问题,请教高手如何解决?
本帖最后由 gclfly 于 2011-7-8 15:37 编辑
! o" T2 g3 S4 h" ^( G
5 F, P! V' O0 m8 g1 z大家好,我是新手用ALLEGRO 15.7 导入网络时出现以下提示,不知道错在哪,请教各位高手帮忙解决.
8 |9 x9 ]) |5 `, Q ' E! h# l" c$ Q6 l. k
Cadence Design Systems, Inc. netrev 15.7 Fri Jul 08 15:35:43 2011
1 T8 v- D5 o% O; L(C) Copyright 2002 Cadence Design Systems, Inc.
$ p! l7 _4 Y$ x$ n5 i: R: W------ Directives ------
5 U1 J" N% \8 U0 {8 ]RIPUP_ETCH FALSE;
  J6 T  b2 b) ~! ZRIPUP_SYMBOLS ALWAYS;% b, ]; A$ i- x$ h) m  h
MISSING SYMBOL AS ERROR FALSE;: p5 z, r! j7 @  a0 J4 g* O8 i
SCHEMATIC_DIRECTORY 'E:/GG WORK FILE/MID/T1/ALLEGRO';
# G4 Q/ T! ^& K2 v! M6 q' FBOARD_DIRECTORY '';1 i6 J/ x6 U( |7 @, G& l
OLD_BOARD_NAME 'E:/gg work file/MID/t1/MID7019-256M-BMP-140-R258-V2.1-0429-1000.brd';6 q& n) O6 d+ {3 z# j4 z+ s5 Q
NEW_BOARD_NAME 'E:/gg work file/MID/t1/MID7019-256M-BMP-140-R258-V2.1-0429-1000.brd';
" I$ h" P  k0 l( f1 }, UCmdLine: netrev -$ -5 -i E:/GG WORK FILE/MID/T1/ALLEGRO -y 1 -z E:/gg work file/MID/t1/#Taaaaaa03156.tmp
  T+ t0 R$ J/ z9 z------ Preparing to read pst files ------8 |8 k0 V: h- o, v
Starting to read E:/GG WORK FILE/MID/T1/ALLEGRO/pstchip.dat 8 ^0 h+ W# a' [
   Finished reading E:/GG WORK FILE/MID/T1/ALLEGRO/pstchip.dat (00:00:00.03)( J  J9 @0 S! M* r9 ?1 A9 p& k3 q6 M
Starting to read E:/GG WORK FILE/MID/T1/ALLEGRO/pstxprt.dat
5 q2 l' ^  U( o: S- L4 k; O   Finished reading E:/GG WORK FILE/MID/T1/ALLEGRO/pstxprt.dat (00:00:00.04)3 m" ?, w1 Y" t6 h
Starting to read E:/GG WORK FILE/MID/T1/ALLEGRO/pstxnet.dat - _) r! e/ U; E# f. _6 \
   Finished reading E:/GG WORK FILE/MID/T1/ALLEGRO/pstxnet.dat (00:00:00.04)' b$ L; _% l$ s9 ?% Y
------ Oversights/Warnings/Errors ------
$ q4 F( A) W" S2 w- x# g0 G  I. \4 K2 e) h7 M$ }0 o# ]
#1   ERROR(102) Run stopped because errors were detected/ m; }( P. U# r7 C" ]
netrev run on Jul 8 15:35:43 2011
) v( B3 y9 ~) q( P2 ?% p' d   DESIGN NAME : 'MID7_256M_7INCH_V01'
- |$ n* H8 L$ g& i   PACKAGING ON May 28 2006 22:05:31
) w- u- Q0 U( f   COMPILE 'logic'  b8 P# l+ O1 Z# C
   CHECK_PIN_NAMES OFF; Z! h$ [3 f! |8 t# w4 h" `8 d% g
   CROSS_REFERENCE OFF& N4 A7 X5 X+ ^, Y
   FEEDBACK OFF3 j) C: V# J( m* j* I
   INCREMENTAL OFF
" l' L( R7 U4 g) x2 D0 w   INTERFACE_TYPE PHYSICAL
! D3 f. P. {2 U   MAX_ERRORS 500% r- D. q8 A  X6 r% f
   MERGE_MINIMUM 5
" w) `& A  g0 M) k/ J3 e0 m( j6 P* ^   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'% h4 D* \2 D! Z, A3 m; ~9 p2 A  v
   NET_NAME_LENGTH 24
1 G3 w/ N+ y! i+ {: i- c   OVERSIGHTS ON1 ]( K, `7 F$ |! f& t+ h1 u5 C, N
   REPLACE_CHECK OFF8 J& w# F! }* Z
   SINGLE_NODE_NETS ON! r; n6 M' b6 t3 V# H0 [! z% q
   SPLIT_MINIMUM 0) H2 O1 ^- b# l, q1 Z
   SUPPRESS   20
9 j; S. U/ o8 ?1 |  _5 K/ P. I   WARNINGS ON
% p# C6 U2 B! s  H5 V7 E/ N. p  V  1 errors detected& Y6 o; g1 K' }
No oversight detected
4 s1 q/ o  X7 x% `& U" uNo warning detected
8 Y! j5 P! R1 M+ {cpu time      2:44:53
; F, K3 [: R" h& G  Velapsed time  0:01:39* ~; ]  Q3 n/ x0 z
* O* B+ `! j1 e! ~6 Q
作者: gclfly    时间: 2011-7-8 16:34
自己解决了, place chaged component  原来选 alwanys 改为 if same symbol 就可以成功导入,但不知道选这个是什么功能,如果有知道的望回复下
作者: zhouqingmin    时间: 2011-7-8 21:22
if same symbol 相同的元件就不摆入5 r4 V6 g/ ]! {8 w" F: B# I
alwanys 总是摆入
作者: better_guo    时间: 2011-7-8 23:38
回复 zhouqingmin 的帖子
  Q1 u5 b/ f+ ^* B1 ~' a/ E& E# F! |) Q$ j
但是好像默认的就是always，也没出现以上说的问题么？
+ L# c# U; ~. V  F* `* p. Y; _. E



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2