EDA365电子工程师网

标题: Sigxporler仿LVDS的结果 [打印本页]
作者: szx841129    时间: 2011-6-29 07:47
标题: Sigxporler仿LVDS的结果
1 [7 Y! r  K6 V  ^$ ^# b# [# Z4 V
5 K$ H8 x, J7 C
大家好：
& N  A* \$ ]& P; R上面是我用Sigxporler仿的LVDS的波形，不知道为什么波形的高电平和低电平时都有一个“突起”。: w# x9 U; m5 {- j* z
请问大家这个“突起”是怎么产生的？是模型内部的问题么？
  M' k7 |  I' W9 j5 R8 I$ y" u) [  \  `: X+ C6 x- A6 }
由于这个topology很简单，没有别的东西，而且这个“突起”也不像overshoot。
9 T' |; k8 u' z6 P5 Q谢谢！( o/ ~8 I9 n7 P
作者: yuxiang_hot    时间: 2011-6-29 20:09
突起波形只要不超过芯片的阈值电压就没没什么问题，如果发生过冲现象可以通过阻抗匹配来抑制过冲。你去查查你使用的芯片阈值电压是多少。
作者: yujishen1211    时间: 2011-7-1 19:54
基本来看问题不大，过冲不超过10%就行了。。。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2