EDA365电子工程师网

标题: 生成网络表不成功 [打印本页]
作者: luozuowen    时间: 2011-6-11 10:44
标题: 生成网络表不成功

# l9 C+ ~4 r3 [请问setup和Netlist Files该如何设置？为什么我们只能生成NET文件，而没有pstchip.dat ，pstxnet.dat， pstxprt.dat这几个文件？
0 m6 {, H+ ?  _& N( O请高手指教下，谢谢!
# `3 p* X! c$ s! O4 X4 W* N( m
2 u+ O% ]8 _: m6 G8 Z
作者: wzh314    时间: 2011-6-11 10:47
回复 luozuowen 的帖子8 M. W/ d) U# c- P

+ [+ Y$ S5 k/ H; _! d, S: i# y为什么不用默认的了？
作者: luozuowen    时间: 2011-6-11 22:57
是不是一定要默认的啊？如何设置为默认呢？指点下我吧
作者: gotoseestar    时间: 2011-6-11 23:27
你点那个setup
2 _, J. r7 o. S! ?+ H$ x" t4 i+ w$ y6 P  h然后有个文件
* w) P  f5 r/ R' E6 B默认的内容是这个
( ^2 J& P7 X$ T" z# w7 m/ e0 S
4 R* W( j1 p6 G+ l4 ^[ComponentDefinitionProps]
7 J- U+ T. h) n" kALT_SYMBOLS=YES4 H, }9 W$ Y# K& b% y& f" b: ?
CLASS=YES
( J0 g6 l* X% M  p) M! D4 wPART_NUMBER=YES
8 a+ f7 F' C1 L! C( S6 l: A' PTOL=YES4 E. |& V4 h  g' Z0 \  F% S( x
VALUE=YES* Z0 K4 L) f/ ^( I3 h0 a
POWER_GROUP=YES
  r8 ?8 G9 `4 v7 H8 fSWAP_INFO=YES: U! h- N1 W6 ]4 F! s' C
& Q, Z  N% I+ [/ d
[ComponentInstanceProps]6 w1 j1 `& m0 r3 z
GROUP=YES- v. e! R! }3 v5 ?5 w( n
ROOM=YES
2 V5 Z. F7 ?8 l5 ~6 [! W& F8 SVOLTAGE=YES
  g2 F# c! H: j1 h( @9 J$ N6 CFSP_LIB_PART_MODEL=YES, l" L$ `; u& N/ P# ~4 t3 U
FSP_IS_FPGA=YES
. |% Y% z$ e+ D* Y5 ]FSP_INSTANCE_NAME=YES9 Y8 i: u& v$ N6 ?
FSP_INSTANCE_ID=YES
) S" _/ F: G9 w- Z2 ]( T  l7 l) p: {0 r1 `
[netprops]5 r% q5 y% h2 G( q5 ?/ u/ s; ?( q
ASSIGN_TOPOLOGY=YES7 m- G% N# ~7 j2 C# M, v! J
BUS_NAME=YES; \& H$ N" x/ l; B# J  d( m
CLOCK_NET=YES3 n/ `- \, H( O. o$ D; T
DIFFERENTIAL_PAIR=YES* K% M# Z& S. L' m) t
DIFFP_2ND_LENGTH=YES
3 d, F& N9 C4 Y( u/ w) {; z: ]DIFFP_LENGTH_TOL=YES
# U3 K8 @3 J" ^7 C* e) FECL=YES
# w5 S8 b1 o3 |  wECL_TEMP=YES9 f) M6 b8 [1 @
ELECTRICAL_CONSTRAINT_SET=YES% c3 @8 G% y4 l( k: v5 k: o- K
EMC_CRITICAL_NET=YES- T7 `0 l7 Q3 H6 g) D
IMPEDANCE_RULE=YES4 z" Z  x3 g8 b% g* T8 u) o
MATCHED_DELAY=YES) ~. O2 m7 v  R$ s
MAX_EXPOSED_LENGTH=YES
/ P( f+ d3 L/ R% z6 WMAX_FINAL_SETTLE=YES" @6 i4 ~8 s9 I7 E, D
MAX_OVERSHOOT=YES$ t& `0 O/ Y# V/ L" a' O
MAX_VIA_COUNT=YES8 J' {& Y" L% i1 S" x5 N, }) J
MIN_BOND_LENGTH=YES
6 `0 Z  M" f! C) L. w! |$ _MIN_HOLD=YES
) i+ `; a* H6 U& ^MIN_LINE_WIDTH=YES) x' z$ e5 E( z5 T7 x1 X1 f+ p
MIN_NECK_WIDTH=YES
6 G7 N9 E# o# J% U, z6 L8 c& a  J/ GMIN_NOISE_MARGIN=YES
) a  U, {1 a. k2 |, AMIN_SETUP=YES  P7 J4 d& c, [
NET_PHYSICAL_TYPE=YES* p0 }4 Y7 ^& B4 m& o( o
NET_SPACING_TYPE=YES
) ]: d+ L3 G9 R* ?NO_GLOSS=YES2 y. C, I: J0 W: S& {7 J7 k
NO_PIN_ESCAPE=YES! B" q( r9 m  w( s3 `
NO_RAT=YES
% d, q8 R2 p, Z# Q+ o( UNO_RIPUP=YES, z) h" g& v! m7 T
NO_ROUTE=YES
' \, R: P6 {: f3 W0 _8 L/ cNO_TEST=YES
! b) W+ R4 z: h! R! Q* u) IPROBE_NUMBER=YES: {- n% V. w) d: m" e
PROPAGATION_DELAY=YES
  x% z6 j  q9 n# @4 W7 v2 D: FRELATIVE_PROPAGATION_DELAY=YES
3 l4 Z- @3 w( V3 ~/ N# a8 ]1 Z: sRATSNEST_SCHEDULE=YES: ]1 \& @( ~- q( m
ROUTE_PRIORITY=YES! P( i0 F2 x0 g3 G4 w2 K* {9 u
SHIELD_NET=YES$ y6 S0 b. L7 B# Z0 c
SHIELD_TYPE=YES. K8 P( q+ U  Q) V8 H
STUB_LENGTH=YES
9 r9 ?+ z& B1 [& A; z, J+ g& X  B" `SUBNET_NAME=YES
8 |" V# c1 ~" h/ H& M) TTS_ALLOWED=YES
0 Z9 ^! U) E0 XVOLTAGE=YES; A7 A* I7 w/ E# @9 |5 E
VOLTAGE_LAYER=YES
( r2 I7 a  P5 b; y& l  jFSP_NET=YES
9 O7 ?1 O" g  {3 ~9 Q% wFSP_BUS_INDEX=YES
9 E( L( [  J0 r  i1 u9 l- K2 r0 H  T7 x' c
[functionprops]- v4 {" i- ^0 Y- m9 H- G
GROUP=YES
. y. d4 z8 g# w: t, x; ~3 {3 gHARD_LOCATION=YES7 {8 G* N# e0 s* N) Y/ |& l
NO_SWAP_GATE=YES4 b  u" s- u3 p  W, Y1 W
NO_SWAP_GATE_EXT=YES
  f0 k% E, u. K& e9 z1 N1 x# mNO_SWAP_PIN=YES
1 \6 F  Y) H5 p6 D- W5 V; _ROOM=YES" d' k3 Y$ v" P# M" Q7 N, @7 Z
/ Y" K) c3 n8 y/ e! n( z) q9 N
[pinprops]& H) B4 N! p1 c4 }
NO_DRC=YES8 Q( `: C( y2 [6 t+ E" N
NO_PIN_ESCAPE=YES
) v# s$ V% i% P9 ^1 j4 e* H4 J8 f  FNO_SHAPE_CONNECT=YES, m4 H- [5 _6 g) k
NO_SWAP_PIN=YES
+ i8 n: k) F7 j; SPIN_ESCAPE=YES9 U# c- a- N, ^
你看是不是。
作者: luozuowen    时间: 2011-6-12 10:52
什么也没有
作者: gotoseestar    时间: 2011-6-12 11:53
添加进去试试，可能就有了
作者: luozuowen    时间: 2011-6-13 13:28
添加进去是乱码
作者: luozuowen    时间: 2011-6-14 14:15
有木有人懂的？指点下
作者: procomm1722    时间: 2011-6-14 14:19
沒貼出錯誤的訊息, 無法判定
作者: luozuowen    时间: 2011-6-14 17:13
木有错误信息，什么文件也没生成，所以无从下手
作者: menghunabc    时间: 2011-6-15 22:47
点击edit 在里面从下面路径找到该文件allegro.cfg，如D:\Cadence\SPB_16.5\tools\capture\allegro.cfg
作者: luozuowen    时间: 2011-6-16 21:49
点击edit是没有设置的，在edit左边才有设置的，我也试过你像说的那样设置了，但还是不行，是不是还有别的地方我设置错误了？
作者: cccccc32    时间: 2011-6-17 09:47
11楼说的对，你点edit打开文件看看有没有4楼写的内容，如果没有是不行的。
作者: luozuowen    时间: 2011-6-17 09:58
我把\Cadence\SPB_16.5\tools\capture\allegro.cfg添加进去后，点击edit出现参数错误,我用16.2版本
作者: 1141426662    时间: 2011-6-17 10:23
你为什么不用默认的呢，你又不理解这个设置文件。
; z+ c; I' ?8 r2 P$ m这个设置文件设置哪些sch properties可以传递到pcb
作者: luozuowen    时间: 2011-6-18 15:41
那怎么样才能恢复默认设置呢？
作者: xsl326835    时间: 2011-6-19 12:45
luozuowen 发表于 2011-6-17 09:58
( v5 M! m$ ~" `. H6 y% L我把\Cadence\SPB_16.5\tools\capture\allegro.cfg添加进去后，点击edit出现参数错误,我用16.2版本

, L5 i) v' r6 U0 B我的也是这样，有没有办法解决啊？/ m/ [; _0 s! X$ J
作者: luozuowen    时间: 2011-6-19 23:21
现在还没解决呢
作者: ncyangyong    时间: 2011-8-25 08:56
我的也一样出来不了
作者: longzhiming    时间: 2011-8-25 12:50
不可能没错误信息,至少一个警告框应该有吧? 啥都没看到谁帮得了你?
作者: baoshiyan    时间: 2011-8-25 22:07
学习下！
作者: sphai    时间: 2011-9-1 10:03
我的也是这样啊。。。怎么回事。。谁能出来说说啊
作者: xuexiaowei8    时间: 2011-12-3 10:51
sphai 发表于 2011-9-1 10:03
2 [. l% r9 M/ N0 }我的也是这样啊。。。怎么回事。。谁能出来说说啊

5 V( k" N3 w0 z' A0 A$ D& o) P+ m你的这个问题解决了吗？？
作者: luozuowen    时间: 2012-1-5 12:58
现在改用15.5了
作者: sphai    时间: 2012-2-1 13:50
xuexiaowei8 发表于 2011-12-3 10:51
" Y7 z) {$ x$ F$ A/ C+ @你的这个问题解决了吗？？
" h3 e1 c3 y- T% L/ j( ^# E
解决了。。是公司账号的权限问题。。。
作者: rx_78gp02a    时间: 2012-2-1 15:25
xsl326835 发表于 2011-6-19 12:45 * ]  \  E% N6 q/ Z- F( O
我的也是这样，有没有办法解决啊？

9 [  Q/ O: s- ^/ f0 ]+ `16.2的软件用16.5的配置文件？



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2