EDA365电子工程师网

标题: 差分等长求助 [打印本页]
作者: coyoo    时间: 2011-5-31 15:27
标题: 差分等长求助
8 l$ T5 `: R. [4 i! i3 L
在进行差分拉线的时候，发现2根差分线走出来的长度差异很大，如上图所示。我本来想控制2线长度差在5mil以内，差分对内线间距设的较大，为19mil。为什么会差异如此之大呢？
$ A* W" x6 h7 q8 o
作者: zhoulz    时间: 2011-5-31 15:34
转弯的时候有的线是内角，有的县是外脚，这个是有区别的。在你的图中有2个拐弯，调整两个拐弯的长度相等试试。还有就是可以右键，single trace mode来调整等长。
作者: daidai007    时间: 2011-5-31 15:35
1.可能有pin delay：也就是说你的差分线接到bga上，bga芯片本身有有内部长度，加到差分线的总长上了
0 P- Q+ _! P+ m; `( _2 z& X3 e2.可能有线头：在你走的线上可能夹杂了线头，最有可能是在打via换层的地方有线头
作者: niuwa    时间: 2011-5-31 15:36
19mil也算大啊，你让哥经常碰到的几十mil的偏差时情何以堪？把其中的一根线在靠近IC的地方弯一点点就可以了。你会发现十几mil其实很短。
作者: 每天学一点    时间: 2011-5-31 15:57
作者: coyoo    时间: 2011-5-31 16:01
niuwa 发表于 2011-5-31 15:36
8 n# L" F7 I! Y) d/ S: f8 L/ ?# Q19mil也算大啊，你让哥经常碰到的几十mil的偏差时情何以堪？把其中的一根线在靠近IC的地方弯一点点就可以了 ...

. N9 B4 X) H# d. Y19mil是指我设置的差分对之间的间距。
7 r% z5 W9 ~: y/ [) k/ K( u, ~4 }& m  C+ W7 q8 t$ J
实际2根差分线之间的长度差达到90mil。1 Q2 x2 P9 y9 D, c
作者: coyoo    时间: 2011-5-31 16:04
daidai007 发表于 2011-5-31 15:35 3 p* j% L1 D: K. X8 U; d3 c) X2 f
1.可能有pin delay：也就是说你的差分线接到bga上，bga芯片本身有有内部长度，加到差分线的总长上了  V9 D9 o2 i- K4 h) B
2.可能 ...
: [+ {6 y" r0 ~1 Z. r/ s9 ]
我show element每根线发现差异确实表现在走线上，由于拐弯导致某根线大部分在内侧，所以累计到80到90mil。
8 Y0 l- B7 r! n( ?' @* A% U
作者: coyoo    时间: 2011-5-31 16:06
显然间距越小，等长越容易控制！
作者: niuwa    时间: 2011-5-31 16:24
回复 coyoo 的帖子
6 K. N/ ^4 u) I5 c3 L+ X  T$ y; W1 A7 U4 w" r8 v% z1 D- w8 ?8 H
我晕，你设这么大的差分间距？不管有没有阻抗控制要求，19mil的间距已经是超级松耦合了。设小点吧，最好10mil以内，阻抗实在控制不，把平面层掏空。
. I4 w$ J% ~  M) k' P) c( }$ S
作者: coyoo    时间: 2011-5-31 17:15
我在想差分对2根线长度差在100mil以内不会有什么问题吧？！
作者: weving    时间: 2011-5-31 17:44
前面说得都不对..球长两根基本上是一样长的.你发上来的图只截了一端.另一端接得不完全配对吧?..你把另一端发来看看可以怎么解决
作者: coyoo    时间: 2011-6-1 09:37
weving 发表于 2011-5-31 17:44
, \3 J* I  A: F+ m( i. I前面说得都不对..球长两根基本上是一样长的.你发上来的图只截了一端.另一端接得不完全配对吧?..你把另一端发 ...
; s5 `- U- W$ D: P1 |
Please check:; {9 q2 }  i/ k, e

- Y/ e5 R9 e- L) L* e
作者: coyoo    时间: 2011-6-1 09:39
weving 发表于 2011-5-31 17:44
* ]7 [& @& m/ t% F% U! c6 S前面说得都不对..球长两根基本上是一样长的.你发上来的图只截了一端.另一端接得不完全配对吧?..你把另一端发 ...

2 Y" U6 A8 e9 J; a( ]: i另外还有下面一小段：) v7 E9 y% q4 I3 p4 s3 G

" I: u. E. ]4 Y- J) V
作者: coyoo    时间: 2011-6-1 10:05
如图所示，走内侧的那根线，通过show elment查看发现每一段都比外侧那段短10到20mil不等，所以累积下来就有40mil，甚至有的有80到90mil的差异。
作者: dzkcool    时间: 2011-6-1 10:11
主要是间距过大，导致走在每个转弯内侧的那根线会更短，就像赛车，走内道路径短，容易超车。
作者: PP2008    时间: 2011-6-1 10:37
假如仍然无法调整的话，那就Tune虫虫线吧，这是我们公司常用的做法
作者: coyoo    时间: 2011-6-1 11:25
dzkcool 发表于 2011-6-1 10:11 5 v( H8 t( D2 C# B6 H
主要是间距过大，导致走在每个转弯内侧的那根线会更短，就像赛车，走内道路径短，容易超车。

* R* I8 H  s% {* ]4 a. s  Q是啊，不过为了控制阻抗，不得已这样设置。  |7 f8 K2 d3 |6 ^1 B- ^
作者: coyoo    时间: 2011-6-1 11:31
PP2008 发表于 2011-6-1 10:37 & j* R2 D3 L- i- \
假如仍然无法调整的话，那就Tune虫虫线吧，这是我们公司常用的做法
/ @7 S! Y* Z. o  H9 Z

; F+ v" l$ C4 A8 D- J你是说像这样吗？！
8 \$ S' S! t! L) A' w0 z6 x2 ~! ^$ J* Z% q: g* a: V" I
如果这样我还是比较担心，因为我这组差分是一把100Mhz的时装。另外还有几组高速Transceiver走线，速度高到3G。" L# V  \& L# @2 s9 }
作者: xiaomujie    时间: 2011-6-1 11:31
一般的等长线，保证在200MIL就可以了。
作者: dzkcool    时间: 2011-6-1 11:55
coyoo 发表于 2011-6-1 11:25 . T3 }; U; M9 h2 j, U
是啊，不过为了控制阻抗，不得已这样设置。
- h# b% B  F3 o: m& v, ?
这么大间距走差分线很不好，失去了差分耦合的意义了，是不是板太薄了，导致走线与参考层过近？如果是这样的话，可以算算线走细点，铜厚0.5oz，等控制方法，尽量是差分间距小到10mil以内。
作者: PP2008    时间: 2011-6-1 13:01
回复 coyoo 的帖子
0 V' z4 A: U9 E+ E  ]" e7 [+ m. R) I$ U6 Q
是的，这种是不得已而为之的，不过尽量在不对称出PIN处Tune，我们10G的线都有用过这种做法的，
作者: weving    时间: 2011-6-1 13:36
回复 coyoo 的帖子. E' P. c4 Z: u- I
9 `/ a* O1 v" L/ n4 p  |, ~; x
看你两端都走得很规整,你走的弧形线很容易出现多余线段..不然两端都走得这么标准应该不会差那么多的.你找找看..
1 L6 H3 |+ S' N/ p3 v) u7 U
$ j$ u( m6 O5 d& O+ P! r/ q
作者: coyoo    时间: 2011-6-2 09:47
weving 发表于 2011-6-1 13:36
8 O8 s  m  g+ b) ]4 }. \* j回复 coyoo 的帖子
0 H* a% j2 n+ t9 O7 Y: K3 O
# m& ]) C3 l, ]' {看你两端都走得很规整,你走的弧形线很容易出现多余线段..不然两端都走得这么标准应该不 ...

. \5 e: ~9 n. ^7 _* h4 ~, w我查看了整段走线，发现每一小段内侧走线都比外侧要短10到20mil，所以累积下来达到40到90mil应该不奇怪的。
" [9 G% Z- N  F$ ~9 l
作者: yaojun    时间: 2011-6-2 10:38
通常在没有做模拟的情况下  两根差分线间的差距控制在10mil内  对内tolerance控制在100以内



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2