EDA365电子工程师网
标题:
求教 Allegro 15.5 网表与PCB 同步Hilight问题
[打印本页]
作者:
馒头
时间:
2011-5-19 10:38
标题:
求教 Allegro 15.5 网表与PCB 同步Hilight问题
请问，用Allegro 15.5 Capture Cis 电路图 Creat netlist 的时候，怎么设置，产生的文件netin到Allegro里面，可以保证同步hilight？
8 @' ~* T9 X) \- e
" R& R& i4 g) {5 |
* J& [- X$ E2 {& m
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2