EDA365电子工程师网

标题: 过孔导致的延时 如何等长处理 [打印本页]
作者: wangjunchao401    时间: 2011-5-4 15:28
标题: 过孔导致的延时 如何等长处理
各位硬件同胞们，我有一个问题想想问问大家，ALLEGRO 可以做等长，相信大家都知道，但是这种等长只考虑到了线的传输延时，但是不同的线的过孔数目可能不一样，有的线的过孔多一些，有的则少一些，过孔多的线必然有较大的延时，如何让ALLRGRO知道过孔的延时啊。这样做的等长我觉得才更加合理。
作者: cccccc32    时间: 2011-5-4 15:59
你设置好一组线的等长约束后，线上所打的过孔在计算长度时自然就算在内了，当然你的叠层参数必须设置好，因为关系到信号线换层时的层间距。
作者: cccccc32    时间: 2011-5-4 16:00
好好看下线长，应该是把过孔算在内的，如果没算在内的话说明你的等长约束设置有问题；
作者: CAD_SI    时间: 2011-5-4 19:26
把 Z Axis Delay 打开
作者: banimashale    时间: 2011-5-6 09:11
2L，过孔的相对于导线的长度是自动计算在内吗？同样的叠层，过孔的大小，焊盘的宽度有无影响？还有阻抗的连续性如何控制？望高手解答
作者: owencai    时间: 2011-5-6 09:14
求详解
作者: cccccc32    时间: 2011-5-6 09:44
回复 CAD_SI 的帖子
! o% l9 B5 n' s+ I! o2 {, Y" A' F- B1 a: M8 ?# ?5 f
你说的是allegro直接就有的快捷键或者工具吗？在那个菜单下，没有看到啊
作者: cccccc32    时间: 2011-5-6 09:45
回复 CAD_SI 的帖子
% m8 y; }2 s0 Q& e- z
5 _( @* L# @# e* e+ m; T"把 Z Axis Delay 打开",在哪个菜单下？？？没找到 ，请指点一下，谢谢！
& R2 W( x3 Q/ H. T
作者: CAD_SI    时间: 2011-5-7 22:54
规则管理器里 Analysis 菜单里
5 o8 k4 ?; H, E/ S) ?
3 t- p; O! ^! r

; J9 \7 e( X5 }
+ E* }' N& U* d
: u* C3 S+ [/ \/ I- Y+ H9 P
作者: legendarrow    时间: 2011-5-7 23:37
你说的是过孔的寄生电容导致的上升沿退化的问题吧
作者: mcu200689    时间: 2011-5-13 10:41
回复 CAD_SI 的帖子
- I0 i1 m# i; S, {/ f
! b  Q/ T- M1 q9 O6 }+ H把这个打开就能使线上所打的过孔在计算长度时自动计算在内了吗、？
作者: jiaoweiyong    时间: 2011-5-13 11:01
你打开就OK了
作者: mcu200689    时间: 2011-5-17 17:40
回复 jiaoweiyong 的帖子
8 m( B4 i8 j& M# W/ J/ M: Q
" P  {" @' C$ k请问你用过这个功能吗，用过的话详细说下，我发现打开或者关闭这个功能，同一走线会发生很大变化，现在正在布等长，这个到底要不要打开，纠结中……
作者: mcu200689    时间: 2011-5-17 17:40
谁用过Z Axis Delay 的具体说下啊
作者: mcu200689    时间: 2011-5-18 09:15
谁用过Z Axis Delay 的具体说下啊
作者: lj905722    时间: 2011-5-19 11:09
按照上面操作，打开就会计算长度，可以通过show element查看相关数据
作者: zzlhappy    时间: 2011-5-21 20:05
谁用过Z Axis Delay 的具体说下啊？？
作者: 3345243    时间: 2011-5-30 23:27
顶9楼一个，2层板，core厚度≧40mil，等长要求严格就要加上，个人感觉两层板能跑多高速啊，时序要求没那么严格吧
作者: wangjunchao401    时间: 2011-5-31 20:52
没有地平面参考 怎么跑高速啊  对于两层板
作者: daxive1213    时间: 2011-6-1 09:07
敢问 兄台 什么板 要做到这么严呢
作者: wangjunchao401    时间: 2011-6-1 11:07
高速板子啊  比如那个DDR2  DDR3
作者: txrjy08    时间: 2011-6-1 17:05
附模型，设xnet。Xnet考虑过孔了。zaxis是把过孔长度加上了。
作者: yaojun    时间: 2011-6-1 17:20
求解 观望
作者: congbupt    时间: 2011-7-6 18:53
回复 CAD_SI 的帖子7 u/ ?4 q5 w, }  m) z  |
$ R& \6 k1 ~: J* g1 T
敢问仁兄用的哪个版本的Cadence啊？我的16.2里面Analyze下没有这个管理器。
作者: congbupt    时间: 2011-7-6 18:58
找到了。
作者: edadesign    时间: 2011-7-25 11:06
为了避免这一情况，通常要求一组走线不仅要过孔数相同，还要求走在同一层，保证一样的环境做到最优。设计过各种类型单板设计，过孔数相同是没有任何问题的，就看个人能力了。
作者: wangjunchao401    时间: 2011-7-27 21:15
同意楼上的看法



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2