EDA365电子工程师网

标题: 请教：Allegro SPB16.2 很多电源飞线都显示不了 为什么呢 [打印本页]
作者: 332000665    时间: 2011-4-25 15:26
标题: 请教：Allegro SPB16.2 很多电源飞线都显示不了 为什么呢
谢谢
作者: 332000665    时间: 2011-4-25 15:53
的的
作者: lh08101276    时间: 2011-4-25 19:47
回复 332000665 的帖子
, J) N# D9 U  w  E& s; A
4 R* M. v9 l6 {( F4 z将电源网络的no_rat属性删除就可以了4 j, p* q& z- g$ n" s8 C6 u3 t0 X
作者: 332000665    时间: 2011-4-26 09:37
在PCB里这样是好了  不过从原理图出网表 到PCB  电源的飞线又不见的 有各别在的
作者: penny190    时间: 2011-4-26 10:14
檢查一下，在線路圖中，是否就已經設定將鼠線關閉了
作者: flyingc381    时间: 2011-4-26 10:15
原理图对Net设有 NO_RATS的属性！！
作者: 332000665    时间: 2011-4-26 10:28
作者: 332000665    时间: 2011-4-26 10:37
比较纳闷呢。  PCB 的属性我都改了， 也保存了 。    就是原理图出网表 到PCB   我改的PCB属性又和以前一样了! q& B5 B! P2 m  G3 `$ G
作者: flyingc381    时间: 2011-4-26 10:39
在原理图里加的，，update自然又加上了……
作者: 332000665    时间: 2011-4-26 10:39
我是通过：Create or Update PCB Editor Board    出的网表到 PCB 的
作者: 332000665    时间: 2011-4-26 10:40
原理图 哪里也需要设置下呢
作者: 332000665    时间: 2011-4-26 10:43
实在不行 我就每次出 网表的时候在PCB里 设置下了  
作者: flyingc381    时间: 2011-4-26 10:45
哪个版本？？
作者: 332000665    时间: 2011-4-26 10:45
谢谢：大家的交流
作者: flyingc381    时间: 2011-4-26 10:47
打开cadence安装目录下的\tools\capture\allegro.cfg. C* a6 E/ c8 o2 g+ l4 H
把NO_RAT=YES改成NO_RAT=NO或删除这一行. k6 `/ x+ Y( }9 z
保存，，重新updatePCB
作者: 332000665    时间: 2011-4-26 10:55
[ComponentDefinitionProps]
+ [6 D- _; O. r6 {) [! \' P  IALT_SYMBOLS=YES( P+ k, K+ X, i) ]2 [) B
CLASS=YES* H0 E) B7 o  m9 f
PART_NUMBER=YES3 z- _0 i& c' y4 g1 D! O9 H1 \2 ]( [
TOL=YES, ~# e, t* W) H' K8 h% h8 p
VALUE=YES3 V/ J/ L) v) O; q1 t
POWER_GROUP=YES
9 W5 V3 Q7 e) H! @/ l* }SWAP_INFO=YES
$ @9 ], z# G" Q9 v6 a
, p" v" T9 b3 e7 c2 q[ComponentInstanceProps]
2 @# Y1 ?* R) A/ D1 [) ZGROUP=YES8 K, f( K$ X; Q4 b" R2 Y. p* g
ROOM=YES
1 u) ^% R9 ], O0 ^/ b6 [' W1 ^VOLTAGE=YES1 Z" D, \2 `3 b5 t& e5 b
FSP_LIB_PART_MODEL=YES
: B2 O) }' y  ~FSP_IS_FPGA=YES- t/ Y1 |8 w9 R2 f, V) o
FSP_INSTANCE_NAME=YES
9 j0 P+ E- h) t6 K, LFSP_INSTANCE_ID=YES2 z  ^# H& G0 }/ C5 H
8 K/ {! b8 f2 R5 g, G$ M
[netprops]/ a* R( m: h4 G" n
ASSIGN_TOPOLOGY=YES
, n4 G+ _# h) T0 z6 Q) ^BUS_NAME=YES  N" ?, x& \) s/ z  }
CLOCK_NET=YES4 K, }9 r; x4 F$ }0 O
DIFFERENTIAL_PAIR=YES
( n# V& Y! J1 J& t( Z7 O" QDIFFP_2ND_LENGTH=YES- O; ^+ z. l; z2 `. H
DIFFP_LENGTH_TOL=YES
: c! s7 `5 N1 b, t% u5 GECL=YES  Q5 B0 E5 X+ q* S( O& |; P* o
ECL_TEMP=YES
) X$ y1 W, |, s3 T" t/ B* {ELECTRICAL_CONSTRAINT_SET=YES* U6 I5 E2 t6 P3 A, S' A7 I
EMC_CRITICAL_NET=YES
" w6 i* M3 j3 u1 QIMPEDANCE_RULE=YES# w4 Y& T" p4 L2 x1 n5 W& {
MATCHED_DELAY=YES4 h7 O; f% [0 \/ g
MAX_EXPOSED_LENGTH=YES6 }4 U! M% t8 t
MAX_FINAL_SETTLE=YES
  m3 i# ?% m4 C  T* f5 SMAX_OVERSHOOT=YES4 E) u6 t9 }" z' m# A
MAX_VIA_COUNT=YES
7 v$ K, d; z& z' x3 P# j- BMIN_BOND_LENGTH=YES9 @7 t4 _* \8 H. ?7 R6 Z
MIN_HOLD=YES3 Y# S+ Q) B" B8 ^
MIN_LINE_WIDTH=YES
8 D, N# ?2 [7 D+ }5 BMIN_NECK_WIDTH=YES& Z0 n7 X6 [  q, S6 z
MIN_NOISE_MARGIN=YES0 X3 P5 q- J4 X# @' b$ Y
MIN_SETUP=YES
+ I) ?$ n& p6 jNET_PHYSICAL_TYPE=YES
; o# b. K3 k" ]% y, A  n7 J4 J; H1 DNET_SPACING_TYPE=YES+ b5 f; Q6 C  w8 H
NO_GLOSS=YES
1 k& a/ w0 e5 s0 w. t! R3 bNO_PIN_ESCAPE=YES
  ]' h( C% Q5 o0 CNO_RAT=YES
6 `' d+ V4 G$ f' C, INO_RIPUP=YES
* i3 V  q7 z! b- p  \0 t' QNO_ROUTE=YES
! Q( E- d& D1 B" H" ~/ G% nNO_TEST=YES
% d- p# p- p9 X- g. uPROBE_NUMBER=YES
+ ~$ o" z, u, ^( j+ |' h# xPROPAGATION_DELAY=YES. F1 M3 N( Q8 K0 j+ z+ o+ w4 h
RELATIVE_PROPAGATION_DELAY=YES: i+ e1 I" ~$ z8 x: }
RATSNEST_SCHEDULE=YES
8 m! c. G, A* Z! p, iROUTE_PRIORITY=YES6 w$ v# i+ ]- z# n6 g% s
SHIELD_NET=YES8 \+ S9 S( d& Y; |
SHIELD_TYPE=YES, |% D9 A+ H) z1 q. _- {+ o
STUB_LENGTH=YES/ J0 Z+ L, y4 J4 \1 ]
SUBNET_NAME=YES
& ^& E% Y( m8 ~) T$ nTS_ALLOWED=YES$ v" e4 P! {3 x3 B' h7 Y2 p
VOLTAGE=YES" ?$ Q& C% {; M5 ~: d9 G
VOLTAGE_LAYER=YES
& |- X$ A: j; m: ?: ?FSP_NET=YES
$ s2 Q: J) n' c3 Z- @# q: IFSP_BUS_INDEX=YES4 H" Z6 J& K/ z" N# T
% ]2 s- X3 f2 e" P
[functionprops]7 R) M6 ~* d* p5 E. g/ X) g9 I, W- S1 L
GROUP=YES
& R8 U1 ~. ~- c. Y$ @$ c+ x# OHARD_LOCATION=YES
; P; X, |+ U) E5 [4 @  GNO_SWAP_GATE=YES4 o9 |" ?: w' C$ T* ]' e
NO_SWAP_GATE_EXT=YES
1 e3 r6 j) l, E5 ENO_SWAP_PIN=YES
; B" P- k2 z: N5 RROOM=YES0 ^+ ?8 O5 \5 ]

& Y% Y8 k" w* _6 I2 }7 p9 R[pinprops]
0 l7 E0 B, F/ }, ]% L, u- C8 |NO_DRC=YES
3 x6 l5 g3 ]* @+ s' z4 i6 ZNO_PIN_ESCAPE=YES
* j* s. z4 n4 ?5 i" b8 J3 \1 D. u& RNO_SHAPE_CONNECT=YES
3 l/ F8 t  H$ ?, u9 }1 INO_SWAP_PIN=YES! i% m# c5 Z' r" b
PIN_ESCAPE=YES
作者: 332000665    时间: 2011-4-26 10:55
没看到呢、你说的这个* g  g6 j. g; Y; o1 l$ v1 H
作者: 332000665    时间: 2011-4-26 10:56
[ComponentDefinitionProps]
* I  w# i% B2 w6 ^8 ]7 jALT_SYMBOLS=YES
1 i9 F: J1 U% o+ PCLASS=YES
- k0 _& s2 y8 Y2 t4 ]PART_NUMBER=YES
' O" s- ^, L0 r8 @( pTOL=YES
$ ^, ]9 `" ~* Y  ?/ IVALUE=YES% d/ k" k! t2 i8 _
POWER_GROUP=YES
1 c. B4 j8 ~* c9 O$ gSWAP_INFO=YES
5 J7 [! x+ _1 R! C& r+ r/ J- o$ P" w3 e' U6 i& ^
[ComponentInstanceProps]& O/ D3 I' ]4 v8 n* h8 v
GROUP=YES8 c7 `% {! X6 \; u' \( ^$ V- ~
ROOM=YES8 w1 T6 L( v! X( s& x) {, J
VOLTAGE=YES
; G6 j' o  ^: Z5 {' BFSP_LIB_PART_MODEL=YES7 K- [& V1 O6 ^% x9 E; P! |
FSP_IS_FPGA=YES
) x8 u5 N4 H1 U- UFSP_INSTANCE_NAME=YES
$ K+ \$ Q) T1 U* sFSP_INSTANCE_ID=YES& k8 f0 ]: f. Y0 w  j3 p

1 r. u! C: V' j" j* D[netprops]
3 g$ i! H. A1 v/ S$ eASSIGN_TOPOLOGY=YES4 P8 x  j- _% u" n) x' x
BUS_NAME=YES( G+ t2 E6 G- L9 r, t& l
CLOCK_NET=YES5 M1 J4 T' a9 O
DIFFERENTIAL_PAIR=YES
! i8 R" M) t5 c: Q) FDIFFP_2ND_LENGTH=YES
$ r' x# P: c/ y4 N1 u- ~5 Z: wDIFFP_LENGTH_TOL=YES3 n; Z! ?! [3 f
ECL=YES
/ x3 a* }/ D  {3 N7 z( R7 n; ZECL_TEMP=YES- w! o0 T8 a: e9 w5 @1 t4 a1 {
ELECTRICAL_CONSTRAINT_SET=YES
  I/ j2 n& @1 g5 x8 U4 h, BEMC_CRITICAL_NET=YES
/ \/ Z* T& Q" U/ H' a) w3 yIMPEDANCE_RULE=YES
0 m" m# U" t" |2 D, G$ C7 c& wMATCHED_DELAY=YES/ @) h( N5 b' \7 K% z3 ]- n
MAX_EXPOSED_LENGTH=YES
8 c3 H2 d3 d8 X6 _0 P( [* {5 xMAX_FINAL_SETTLE=YES
- |; u: R, |& p# XMAX_OVERSHOOT=YES/ l8 X. M+ l1 {
MAX_VIA_COUNT=YES
2 s- X# B0 {& w; GMIN_BOND_LENGTH=YES
1 r+ r& q1 W, a# s: dMIN_HOLD=YES
, I. x9 ~, V8 B3 s$ n. a" h/ yMIN_LINE_WIDTH=YES
4 b: ~  Z/ P( J3 ~MIN_NECK_WIDTH=YES: x. B9 Q5 j- F2 f5 T, N
MIN_NOISE_MARGIN=YES; N1 d5 f9 O$ ?9 q
MIN_SETUP=YES) B7 y. O% i+ n  D' \
NET_PHYSICAL_TYPE=YES
6 e* z; x: y7 @& nNET_SPACING_TYPE=YES
* i4 t3 |4 ~) g* \$ T' G! fNO_GLOSS=YES
8 a/ k9 R1 w) c! s+ H8 }NO_PIN_ESCAPE=YES
& x8 e9 z! ?* t5 tNO_RAT=YES
7 ?7 ?# }6 T: g: A# K' nNO_RIPUP=YES* t, |1 a/ ]7 I; F  s
NO_ROUTE=YES
8 I& [0 G* `8 M4 j$ d2 FNO_TEST=YES
: x* O$ R/ k- B9 W/ xPROBE_NUMBER=YES0 j! a+ _) d" Y# C
PROPAGATION_DELAY=YES
' S" b; ?. a3 a2 B& K) vRELATIVE_PROPAGATION_DELAY=YES3 }6 W+ X2 G; d
RATSNEST_SCHEDULE=YES
! t. j% ^9 v; t( ZROUTE_PRIORITY=YES3 U+ |: r% y, e4 C' ?: ?9 s* R
SHIELD_NET=YES% n( I' }4 O/ f& r% ?
SHIELD_TYPE=YES. Z) ?$ s9 U. b& p9 J: `
STUB_LENGTH=YES2 ]8 c) W( c% H  R. n
SUBNET_NAME=YES" D! |- _8 o# x  C. q2 r- [8 S% }1 l
TS_ALLOWED=YES1 p* a0 X/ E; @  _% J8 T
VOLTAGE=YES& |" N1 F. \& _, C0 ^
VOLTAGE_LAYER=YES+ Y- Y7 J* R* e7 R6 ]' ?
FSP_NET=YES; ~- v- S- v& ]# k- Q
FSP_BUS_INDEX=YES
8 S3 g5 u* ]/ c1 s: y& o' n9 U9 y7 s) c- Y8 q) y
[functionprops]* I; N, m* ]# z( k+ n! _4 _
GROUP=YES, F, P) s  n5 I/ ^
HARD_LOCATION=YES
; s7 W( o0 y' ]0 d2 @0 ?' HNO_SWAP_GATE=YES/ K7 l2 K5 d0 T
NO_SWAP_GATE_EXT=YES
; A- C# H- B  [2 I/ SNO_SWAP_PIN=YES4 `; y7 f: w' R/ n; ]) R. N5 K
ROOM=YES9 a" [3 `; F. `5 W7 M

& R! w7 c+ n/ w9 t+ B9 `[pinprops]( s, u" N6 R2 Q
NO_DRC=YES% j; [$ i. x& X' R2 {6 ?
NO_PIN_ESCAPE=YES
' v! k0 `+ H: K' u7 hNO_SHAPE_CONNECT=YES
$ D! l5 d1 N# Z; {# a6 SNO_SWAP_PIN=YES
- T: `: [. V' w. |PIN_ESCAPE=YES  没看到呢
作者: flyingc381    时间: 2011-4-26 10:59

; a; h9 L; B: i* G5 o0 x- Q, ~& ?# ]: H

# n- Z# s  Q5 u7 k- w. }# ~' h0 L8 o+ `8 K2 J& ?4 {
无语
作者: 332000665    时间: 2011-4-26 11:21
看到了眼睛没吃油 没看清楚，不好意思, 不过设置了NO_RAT=NO还是没用的，需要把VOLTAGE=N0  这样就好了   谢谢高人   今天学了一课
作者: penny190    时间: 2011-4-26 13:53
  ～樓上大大說的沒錯 ，修改完allegro.cfg我都存在別的路徑，轉NETLIST時再去指定路徑，就不會從新安裝的時候，又忘記改



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2