EDA365电子工程师网

标题: 在DDRII和DDRIII中 VRAM部分placement方式 利弊简谈～ [打印本页]
作者: 天使旋律    时间: 2011-4-22 11:34
标题: 在DDRII和DDRIII中 VRAM部分placement方式 利弊简谈～
      因為 VRAM BGA 的placement的不同，造成 layout 和 tune equal length 的难易度也会不同。在此show 出两种 placement的方式，供大家参考。    一、在DDRII设计中$ d6 c2 U! j- k. f  z- }9 F

" _' b7 n) W1 g& ^& p; ^
0 p3 J- g- N- V第一种placement 方式：. H4 U1 H+ H* F* Y, A
     
. H- p7 n; A5 `& B' s% r; e% E     第二种placement 方式+ [" K9 o0 M$ C) A0 e
      ! K, T8 N! Z) f6 b/ d+ c
总结：以上两种placement方式所佔据的空间大致相同，第一种方式在Y轴需要更多的空间；第二种方式则在X轴方向会佔据更多的空间，但它节省了Y轴上的空间。
* c" E7 r" B1 l+ n) U# n        在拉线方面，第一种方式data组内的长度相差不多，但group 与group之间相差很大（这点尤其在DDRIII时表现很突出）；第二种方式 group 与group之间 的长度相差不大，但 data组内则相差较多。
3 E. m5 ~3 s" s# S         而address也是各有千秋。因為DDRII的Address pin在小BGA的一端，因此第一种方式address的路径上不会有data挡路；而第二种方式则会必须从小BGA外面绕，但接小BGA的那一段可以直接用表层接，整段trace会小一颗via，少换一次层，且等长较好tune。2 M9 M: i5 z7 S7 G7 C
作者: 天使旋律    时间: 2011-4-22 11:44
回复 天使旋律 的帖子3 o2 L1 G  Q7 p

6 S2 X8 n# T- @' |5 i( G+ ~二、在DDRIII设计中：第一种placement方式：" y) m2 V6 f5 {1 n. a/ T( Q
8 A7 M& e# o7 N. L* t

5 w( q( `% ^6 P' M* i1 W9 ~$ D' p5 I第二种placement 方式：% ^* T) o8 o' m6 U9 d" I. A0 i

0 y8 c' t1 R4 @4 u& e* i* J; H* {, j. |* S8 M' W, [7 O3 y
总结：以上两种placement方式所佔据的空间差别较大，但第一种方式在Y轴需要更多的空间；第二种方式则在X轴方向会佔据更多的空间，但它节省了Y轴上的空间。. K! h: C6 ^& q# m3 Z+ y
        这两种placement方式的最大差别还是在拉线和调等长的时候表现出来。
) D6 Y. V1 p  @) ^         data 方面，它的pin define与DDRII是有区别的，整个Group是完全集中的。第一种方式Group I 与Group II的长度误差大概在800mil左右；而第二种方式可以减少这方面的局限。
8 j" g- |9 w) \- V! J         addres 方面，第二种方式的优点更加明显，不但比第一种方式少一颗via，少换一次层，且用表层可以使两个小BGA 直接相连。且等长不用说也可以很容易做到。
. M  p* h* o' O5 a, x
% V' j9 Y7 q5 _; t0 Q" o     如下图：
' {1 }( e9 R! s1 z4 F( F9 z+ g  `   
, K  }' N% w' b) k8 N按照上图的placement方式，每个小BGA data中的三个group可以走在同一层，另外一个group 可以与address走一层。且等长也较easy!
8 Q: b" l4 t3 t4 o3 w+ }" E: \6 u       也许，这对Cost down 来说是一个不小的福音！！！/ ~  W$ Z8 J9 G
        而第一种的placement方式，对拉线和等长都有不小的难度，用四个内层还走得那麼辛苦，7 s( d, y9 |1 e
如下图4 w2 D: }7 g  Y% }$ o* V( L5 R

: k! ?8 W6 z+ W
8 h/ \4 [7 P+ u1 }! y5 T: k6 C' c- _

$ }  h: G$ e. i9 o( q4 H/ q* g, q9 v* r1 v* Z% [
弦外之音,抛砖引玉：
' K2 \4 |9 ]- L' ~) K& ? GDDRIII共用Address和 Command的小BGA Data 可以swap，swap方式如下：* t# W0 C7 }1 b+ w! C8 U3 T! Y  y
          同一BGA的data group可以换，但必须保証DQS/DM的pin 互相对应。
8 p1 N2 E$ m, m6 Y          同一group的data net 可以互换。
: Z8 Q5 h6 N  ~' O0 n8 x& x
0 ?3 A: o/ K* A4 }+ t+ @4 h7 W
作者: Sunnyly621    时间: 2011-4-22 11:49
作者: wzh6328    时间: 2011-4-22 13:13
结论呢？
作者: 天使旋律    时间: 2011-4-22 13:26
回复 wzh6328 的帖子  A8 x! u1 v+ o. U/ m0 ]' a0 r6 S

, @* `9 Z9 I; n( {' v& c' |* p结论就是，在DDRIII元件的place，推荐第二种placement方式;至于DDRII设计，两种情况都有自己的利弊，看自己的想法了，呵呵～
作者: fromnow    时间: 2011-4-22 17:52
LZ辛苦，很直观，很强大～
作者: 紫菁    时间: 2011-4-23 15:24
:victory:
作者: oostilloo    时间: 2011-4-23 20:45
LZ辛苦了
作者: huo_xing    时间: 2011-4-23 21:18
lz强大啊
作者: minger2008    时间: 2011-4-24 11:38
不错
作者: leavic    时间: 2011-4-24 11:45
太棒了，最需要的就是这种复杂器件的place经验
作者: wanghuazhi    时间: 2011-4-24 12:06
不错．很有启发意义．
作者: nbhand    时间: 2011-4-25 15:49
学习中，感谢楼主分享
作者: CAD_SI    时间: 2011-4-25 21:59
只要层数够，怎么摆都行
作者: fromnow    时间: 2011-4-26 09:20
回复 CAD_SI 的帖子
# I% Q- e$ ?" Z3 F: [# n
9 }  o6 s5 h7 T& w# x/ B呵呵，如果这么说，那么如果工厂不考虑亏本，买方不考虑消费，还用我们设计做什么？
作者: 157390578    时间: 2011-4-26 10:20
LZ太NB了
作者: 天使旋律    时间: 2011-4-26 10:44
CAD_SI 发表于 2011-4-25 21:59
% Q6 R( C  v% ]0 u0 `# X0 n+ c7 ?, K只要层数够，怎么摆都行

+ U5 T; h+ T# T( B$ |& F- |其实只是我的一些经验之谈，当然了～，这个只是基于cost down考虑的，摆法其实仁者见仁，智者见智，一些小建议而已～
1 L0 f) l' z" v
作者: pkkong    时间: 2011-4-26 11:44
非常不错的帖子。
作者: cccccc32    时间: 2011-4-26 11:47
谢谢分享！！！！！！！！！！！！
作者: cxt668    时间: 2011-4-26 11:51
谢谢！长见识了！
作者: pkkong    时间: 2011-4-26 14:56
谢谢楼主。
作者: 105031079    时间: 2011-4-26 19:10
楼主，四个DDR2六层板，对贴好布线推不推荐，最近我在布，感觉后面很难布了
作者: 天使旋律    时间: 2011-4-26 22:52
回复 105031079 的帖子8 [: d* q& n3 r: N" I0 s

: k+ z( U& K7 H" [$ [我们最近都导入DDR3了，不过也就是pin定义有不同而已，大致走线还是一样的~一般一个DIM走一层，你现在六层版，走四个DIM，没见过这样的设计，想想都觉得很难，因为你只有四个走线层，表层还有原件，只能考虑走内层~~除非，你high给你的电子工程师，可不可以破内层走线,破内层也就是把L2/L5的gnd层挖出来走DDR信号，否则基本走不出来~我这里有块板子也是六层，同层，且只有两个DIM，参考下吧，不过估计参考价值不大，呵呵
; Q. T3 d7 A" Y, k
0 M3 s% n' i7 W! T& u3 K7 q ; _" T- v2 [1 G: z) c* k5 }

4.jpg (174.52 KB, 下载次数: 0)

4.jpg
作者: 105031079    时间: 2011-4-27 09:05
回复 天使旋律 的帖子
$ i' Z+ Z! X; f! m+ D; ]/ }  {9 a
$ l2 [8 _; k( H& z恩，我不是DIM的，是板载四颗
1 e% i6 J7 r1 f: x; Y+ P" R
作者: fromnow    时间: 2011-4-27 10:35
105031079 发表于 2011-4-27 09:05 % J" h# J# M0 t) N
回复 天使旋律 的帖子
" H9 D' j% f9 q2 J* I/ t) r$ ~7 q5 {( E. Q) M# q
恩，我不是DIM的，是板载四颗

- e/ f; s1 z$ W  ~# d不太懂～四颗？而且两两对贴的结构，没遇到过哦！
作者: fromnow    时间: 2011-4-27 10:37
回复 105031079 的帖子) I! K- z3 P) V; b9 Q; X: P/ x$ @

" F. [( N& H! J% h) P贴个图上来，大家参考下啊～
作者: yuzengshu    时间: 2011-4-27 11:21
DDR3是 FLY-BY 怎么地址线是单独的呢
+ O  I3 B* l  l+ o7 s/ E3 n" \$ _6 w5 s, u( h
作者: edaxlp    时间: 2011-4-27 14:30
不能正反贴吗 ？
作者: 天使旋律    时间: 2011-4-27 14:34
105031079 发表于 2011-4-27 09:05 ( G: s) y3 e" r5 Q
回复 天使旋律 的帖子+ E: A1 `) H' N! _1 V- B& i/ J( ~/ Q4 l
' r/ S( i" x6 l7 x# ^1 n
恩，我不是DIM的，是板载四颗
  q4 w; \! z' h+ t5 W8 n
哦，板载四颗memory，那种模式为省空间可以正反贴的，应该可以拉出来，等晚上我回去发给你一个截图，现在电脑打不开～呵呵。
作者: pkkong    时间: 2011-4-27 15:25
我发不上图，是可以正反放的。我这里有个项目是4x2,8片。
作者: pkkong    时间: 2011-4-27 15:29
天使旋律 发表于 2011-4-26 22:52 . W& X: F7 G# [( z/ X# E5 K5 E
回复 105031079 的帖子6 b+ V, n7 Z" N! Y% \
8 n5 E8 Q9 H! K& c  C! u1 y) M7 n
我们最近都导入DDR3了，不过也就是pin定义有不同而已，大致走线还是一样的~一般一个 ...
4 D, A4 Y1 R* t% N0 C
楼主的不上dimm。是芯片。你的设计难度跟他不同。他难度在分段等长。你只要拉到dimm，符合一定长度规格即可。
) P7 Q$ l, c% c
作者: cvntao    时间: 2011-4-27 22:03
好帅的走线
作者: 天使旋律    时间: 2011-4-27 22:03
回复 105031079 的帖子
5 N. w! B* K# B+ T/ O) F% i  s! m( D& m% l) o. j! X
我这个有个板子，但是只找到叠构是八层的，六层叠构估计会很困难，给你看看，是否有帮助，4个memory正反叠着放的。( Q. n: G4 B& c
( {( }! }+ g  Q3 [" d7 m" n

) [8 g- P% F( m  }0 S3 u
作者: amychiang    时间: 2011-4-28 10:50
谢谢分享
作者: amychiang    时间: 2011-4-28 10:50
作者: ice-river    时间: 2011-4-28 11:54
很好
作者: 天使旋律    时间: 2011-4-28 17:34
大家帮个忙啊，再家6分就升级了，嘿嘿！
作者: 飞跃疯人院    时间: 2011-4-28 21:45
好帖子，多谢楼主分享心得
作者: 105031079    时间: 2011-4-28 23:37
好帖子要多看，顶起
作者: zhouhua_8    时间: 2011-5-4 11:06
强大，第一次看到
作者: dm117    时间: 2011-5-21 10:45
相当棒的LZ！
作者: panadol    时间: 2011-5-21 12:10
多谢分享！
作者: zzlhappy    时间: 2011-5-21 13:00
嗯，总结的不错，值得学习，真给力！！！
作者: bruce8949    时间: 2011-5-24 15:25
绝对的好帖，必火，学习，继续关注
作者: moioye    时间: 2011-5-24 16:17
以前有做过4颗i正反面叠放的，是2层走线，那样反而觉得很节省层面，只是两组BGA的空间要拉的远点
作者: bruce8949    时间: 2011-11-2 11:31
绝对的好文章，学习很多，谢谢
作者: dongnanxibei11    时间: 2011-11-2 14:22
学习！
作者: liaihua1997    时间: 2011-11-4 22:30
不同BGA的数据组能不能换，同在32位内？
作者: Jancho    时间: 2011-11-5 08:17
楼主辛苦了、谢谢分享哈、
作者: cxt668    时间: 2011-11-5 08:34
赞一个
作者: wangjing    时间: 2011-11-7 09:33
真不错，lz辛苦了
作者: 黄小乖    时间: 2012-1-30 16:16
感谢楼主分享经验。
作者: leese2002    时间: 2012-1-31 00:01
非常感谢楼主分享这些布局经验
作者: xiao_layout    时间: 2012-1-31 08:42
不同的方法及多方法的讲解有利于灵活的运用。谢谢楼主
作者: baifanshuishou    时间: 2012-1-31 14:33
DDR3还没有开始设计，受教了。
7 T  ]6 u6 A1 B对于DDR2来说另种差不多，展示下我的4片DDR2对贴设计。+ ~& K% N. j$ ~. u' S* j

. q8 b# }* z; P+ B& v8 Z8 }
# P% f* M, A: w7 g# r) v9 v 1 v' t* ?! o5 ?& L
. t  v9 v$ T% q0 z9 b  W2 P3 D; T
作者: baifanshuishou    时间: 2012-1-31 14:45
试了下DDR3两排焊盘中间的空间不够走地址线控制线啊，是不是我6mil走线太粗了。. Q0 W' n; i% B! E- |
请问楼主应该是多少mil线宽啊？
作者: hys文心雕龙    时间: 2014-7-29 17:07
大赞



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2