EDA365电子工程师网

标题: 最近画的一个4层板，经验不足，多指教 [打印本页]
作者: mengzhuhao    时间: 2007-11-5 21:32
标题: 最近画的一个4层板，经验不足，多指教
最近画的一个4层板，经验不足，多指教+ W  [- W: h1 R$ G: N! l& c
尚未最好完工* S/ E- M9 y/ U3 Y1 m* ]
多拍！ 8 W+ X* d; }/ m; l- E
作者: liujie123    时间: 2007-11-5 21:58
标题: 谢谢相互学习
画的挺好的
作者: mengzhuhao    时间: 2007-11-5 22:03
原帖由 liujie123 于 2007-11-5 21:58 发表 & h! _; d1 Q6 `9 i
画的挺好的

$ ~9 N' I) A  P那些浅蓝色的via都是地隔离via
/ O) y# U# \& v  F/ ~! T" \. |( j本来是想分割地的! w( I  e% ^: b' v
后来想了想分割以后可能会更麻烦吧
7 g' m: g# H" @) H, }' [( W8 A就才有via隔离的处理，不知道这样好不好
6 E, |* t7 h# j0 \1 M% a看一些手机板上的RF信号都是通过密集的via包围相应的信号走线3 ?3 A5 J0 s) b. O- Z& ]

& b; P* P4 Y3 ~/ G+ ?' r+ Z- F+ H# p; Y% ]; m- D
不对的地方请多拍
作者: changxk0375    时间: 2007-11-6 09:36
提示: 作者被禁止或删除 内容自动屏蔽
作者: changxk0375    时间: 2007-11-6 09:51
提示: 作者被禁止或删除 内容自动屏蔽
作者: 灰色轨迹    时间: 2007-11-6 11:00
顶一下
作者: mn19842008    时间: 2007-12-25 17:57
不明白那个原件 为什么 要放成45°角
作者: Antony    时间: 2007-12-27 11:32
原帖由 mn19842008 于 2007-12-25 17:57 发表
$ J' ^5 L, a/ y( j  z) M- q) h不明白那个原件 为什么 要放成45°角
/ v/ s' P9 Q1 r, K2 l! W5 o4 F
可能和结构有关系，要不不会放置45°角的
作者: sleepyingcat    时间: 2008-1-2 14:48
没画完呢啊。用2层就可以了，浪费。
作者: rjc    时间: 2008-2-17 19:42
4层板做这个啊？是什么产品？
作者: zxg1113    时间: 2008-2-19 12:54
作者: slim443    时间: 2008-2-19 13:35
顶下
作者: desktop    时间: 2008-2-21 14:14
原帖由 Antony 于 2007-12-27 11:32 发表
4 y" f+ i0 Q- x/ c
0 b/ w8 F  }$ e- k    [quote]原帖由 mn19842008 于 2007-12-25 17:57 发表 9 i% n. O) V$ Z" y0 p/ M
            不明白那个原件 为什么 要放成45°角

- r' K  ^: [" Z9 P
& E# b$ p  [2 \可能和结构有关系，要不不会放置45°角的 [/quote]4 P( S1 }% Z$ g
5 z3 y2 y; V5 J, x  {5 n! n
45度容易走线6 G6 b. _3 O! p% V; m: u
另外如果有阻抗匹配的话,也容易做
8 c0 v! j% B/ Q4 Q6 d! s+ z0 e" `% z9 J4 y" \; X. d
[ 本帖最后由 desktop 于 2008-2-21 14:17 编辑 ]
作者: mikle517    时间: 2008-2-21 16:14
左边的器件45°摆放不知道什么原因？是为了器件右边的线等长吗？
5 Q: U* t  [( x$ Y" ]3 O( J- [& Q图中淡绿色的加粗线是地线麽？不是所有的板层的空闲区域都铺铜吗？比走线要好吧3 Z3 y& D1 [& f( f! ]
还有用via把线包围起来 包地 还是地隔离？搞不懂。。。
作者: szkalwa    时间: 2008-2-21 17:55
练习板，鉴定完毕
作者: forevercgh    时间: 2008-2-22 08:28
mengzhu又出新作了，关注
2 x7 N  g' e" M$ R9 Q9 x可否贴出板子的stackup及layer routing 图
作者: pcbdes    时间: 2008-2-26 15:55
原帖由 Antony 于 2007-12-27 11:32 发表
+ E7 \$ R4 y1 `0 Y8 Q5 y1 w# B( x5 T$ J
可能和结构有关系，要不不会放置45°角的
) ~3 L; c4 f& T5 f; F; G8 b& s; L# z

. l) D4 ~& h0 [0 i" u4 U尽量不要将元件放成45度角,影响美观CB大把空间;还有主蕊片顶上的SOP封装IC应有位置横放.
作者: 51video    时间: 2008-3-7 21:11
标题: 用什么软件画的呀？
用什么软件画的呀？
作者: may    时间: 2008-3-9 00:05
挺好的呢，
. z: H- V4 F" U$ V" u我要是有分，也给你加分了， & d5 W3 {2 h1 }
只不过要是VIA以后打孔里能注意一下，不要打成直直的一排，这样内层一避孔就是会一条沟了，EMI那边不好。
% j2 @1 k, D6 d- v  P5 h然后就是，要是能一层布下零件，尽量在TOP层布，那样比较省钱
作者: 心嫣    时间: 2008-3-13 11:43
不明白为什么VIA打孔打成直直的一排?7 z2 ?' r0 n$ }! s
那么大的空间,背面的那几个小东西,为什么不直接放正面就好,省钱啊.
2 o3 c3 p$ k: c& J' F这样的板好像可以不用走四层吧.
作者: 心嫣    时间: 2008-3-13 11:45
原帖由 mn19842008 于 2007-12-25 17:57 发表 ( F7 M5 {- l- G
不明白那个原件 为什么 要放成45°角
% @; Q( n' j) b8 J$ I5 [5 Y
( u4 M( w; b/ s3 F7 @
不美观.如果不是结构限制,完全可不用这样放啊.
作者: 刘皓杰    时间: 2008-4-17 20:04
偶觉得过孔隔离没什么用！3 l2 d+ O- j" p- V& K1 a" ?( f& e
" d' M9 S! e4 `: p* g. L2 G
愚见！
作者: rrhgrrhg    时间: 2008-10-10 10:24
标题: 回复 20# 的帖子
:) 顶一下。
作者: liuyu305    时间: 2008-10-10 17:26
标题: 45度对上机器批量生产有影响
影响速度
作者: lihongfei_sky    时间: 2008-10-13 18:34
[quote]原帖由 刘皓杰 于 2008-4-17 20:04 发表   R9 m9 w9 \! B. k7 @% d5 y
偶觉得过孔隔离没什么用/ O5 z0 P, K8 u6 F3 o7 @8 S
' b1 g' s- ^  T. d/ e
* e4 ?3 s' u+ d' H3 ^0 e  F5 c2 z
! C7 C& U# m! ]
说不好，每个人的习惯不一样，/ y, X4 ~2 F) z* [3 i' y: Q" L
但是我感觉也是用处不大，而且破坏电源层，给我的感觉双层板狂打孔，四层板以上就少打
作者: mengzhuhao    时间: 2008-10-13 22:09
原帖由 lihongfei_sky 于 2008-10-13 18:34 发表
' H2 e2 m9 G' A( N; c+ Z[quote]原帖由 刘皓杰 于 2008-4-17 20:04 发表 " [' j* F8 g- `' r1 r
偶觉得过孔隔离没什么用
& M0 n3 m' q% s+ A+ c2 o( T1 s. g3 ~$ n) X  W' a
; r5 b0 V5 L" V- i

3 W2 ^- C$ g: w说不好，每个人的习惯不一样，0 z) n- o0 g1 i2 e+ S& k0 W. n
但是我感觉也是用处不大，而且破坏电源层，给我的感觉 ...
2 x, b0 y% U3 M9 ^" k; b. i; W
多谢知道3 o8 q3 W: X3 u; l6 i! Z! [
多层板是不是关键注意分区划分布局吧
作者: mengzhuhao    时间: 2008-10-13 22:14
这是我最近画的2层板的bottom

Snap1.jpg (48.82 KB, 下载次数: 0)

Snap1.jpg
作者: mengzhuhao    时间: 2008-10-13 22:16
这是top部分走线

Snap2.jpg (278.79 KB, 下载次数: 0)

Snap2.jpg
作者: lara_bxc    时间: 2008-10-14 09:42
是不是还没删除孤岛？
作者: cyq155351394    时间: 2008-10-14 12:30
提示: 作者被禁止或删除 内容自动屏蔽
作者: mengzhuhao    时间: 2008-10-14 18:39
原帖由 lara_bxc 于 2008-10-14 09:42 发表 % n2 G7 p+ l: R4 u- j; c
是不是还没删除孤岛？
不是孤铜( A( O2 p3 b4 X) {8 I
灌铜的时候就删除了
作者: lt169    时间: 2008-10-17 10:13
楼主布板数不会超过10块。（小板联系板除外啊）
9 i) Z9 M, N: s/ r2 b; l
作者: mengzhuhao    时间: 2008-10-17 12:10
原帖由 lt169 于 2008-10-17 10:13 发表 0 T# @3 z& O1 d2 i
楼主布板数不会超过10块。（小板联系板除外啊）
# P( g$ o& o8 `! i
是不多 按需要画" }4 V5 D) c0 S7 c" M" U( f& G
兄弟画过多少块了阿
作者: lj905722    时间: 2008-10-20 16:20
感觉你的2层板效果很好，布局摆放很讲究，只是4层那块为什么没有采用同层走线包地的处理方式。你4层单板是什么性质的板子) m: `* j6 `0 D, X5 l! T3 j
还有45度摆放的器件应该旋转一个角度这样可以避免换层走线
作者: mengzhuhao    时间: 2008-10-20 18:40
原帖由 lj905722 于 2008-10-20 16:20 发表
/ R8 z0 c6 O6 P5 K/ w3 k/ X+ s; M感觉你的2层板效果很好，布局摆放很讲究，只是4层那块为什么没有采用同层走线包地的处理方式。你4层单板是什么性质的板子
5 r! I" {% {3 y' O  A7 r还有45度摆放的器件应该旋转一个角度这样可以避免换层走线

0 X4 P3 Y/ Z8 b' }2 a2 c: t那是我最早画的一块测试板
% l$ d+ g- [9 F8 |反正要画一个4层板 . @9 i/ E. s( I3 m  f8 r# C
顺便把这个4层板设计流程也学了一下
/ {# x, o& f' K9 F4 d测试板不用与生产 & z8 v- [; f4 V! T! a+ f' m7 N

& @% W2 G' z1 W0 z3 T. \, Z
( n) w$ f) J% `. q& }; N4 ^我后面画的那个2层板是应用到生产上的
3 H2 Z3 {9 R) s& m' d* b0 n  Y器件布局都在top上 bottom尽量保证完整的大地
作者: xiajian668    时间: 2008-10-27 09:09
我们只是在画单面板PCB的时候IC会放置45度角，那样容易脱锡，画双面板没有这样用过，不过我还没有画过多层板 ，向楼主致敬学习!
作者: emanule    时间: 2008-10-27 11:22
原帖由 lj905722 于 2008-10-20 16:20 发表
2 Y& }7 s1 k/ y! ~) x' L感觉你的2层板效果很好，布局摆放很讲究，只是4层那块为什么没有采用同层走线包地的处理方式。你4层单板是什么性质的板子, ]6 o/ E* D: V
还有45度摆放的器件应该旋转一个角度这样可以避免换层走线

. X! b1 [  k% K% H不包地是有阻抗控制要求的
作者: lj905722    时间: 2008-10-30 16:41
原帖由 emanule 于 2008-10-27 11:22 发表
+ x, z0 c8 C4 K5 s
$ j( T* h, c3 q4 D4 Q9 m不包地是有阻抗控制要求的
( [) ~) v* D; ?. l5 z
包地和阻抗没有关系的，包地为隔离干扰。如果我包地时注意地线和收保护线的距离是没有问题的



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2