EDA365电子工程师网

标题: 多层板中差分线走不同线宽的设置 [打印本页]

作者: xingzhang    时间: 2008-5-19 22:57
标题: 多层板中差分线走不同线宽的设置
请教:* }* D7 x: D. ^1 t- }0 y9 F
在多层板中,走差分线时,如果想在顶层和底层走4.9mil的差分线,在中间层走4,5mil的差分线,该怎么设置?
作者: kxx27    时间: 2008-5-20 08:48
提示: 作者被禁止或删除 内容自动屏蔽
作者: superlish    时间: 2008-5-20 09:04
分别给它设置个规则就可以了
作者: xingzhang    时间: 2008-5-20 10:39
原帖由 kxx27 于 2008-5-20 08:48 发表 4 L" a5 Y# X, R6 y4 X
要看你的差分阻抗和板层的设置了.

# N# {: d- t! r* j# ~  h差分阻抗100欧,10层PCB,关于阻抗先不考虑,就看怎么实现吧
作者: xingzhang    时间: 2008-5-20 10:40
原帖由 superlish 于 2008-5-20 09:04 发表 1 k8 _: D  V  z
分别给它设置个规则就可以了

+ ^+ p7 T; ?- ?' {. l( s- B0 Y: P谢谢回复,我知道要设规则,可就是一次只能设一个线宽嘛,不知道怎么把不同层设为不同线宽
作者: changxk0375    时间: 2008-5-20 11:48
提示: 作者被禁止或删除 内容自动屏蔽
作者: 02890917    时间: 2008-5-20 18:35
你可以在下面这里去每一层给线宽+ K1 X5 D8 O. b; `1 K
: A0 w) Q1 }6 @$ G8 B  c" }

作者: xingzhang    时间: 2008-5-20 18:55
分层设置线宽的话,那一层的所有线都是那么宽了,我现在的要求是:比如在top层一般线宽5mil,差分线4.9mil,而在layer3,一般走线为5mil,而差分线走4.5mil,这样的话,分层设置线宽应该达不到要求吧
作者: docow    时间: 2008-5-21 10:26
用constraint manager指定具体的线
作者: kxx27    时间: 2008-5-21 11:08
提示: 作者被禁止或删除 内容自动屏蔽
作者: changxk0375    时间: 2008-5-21 11:46
提示: 作者被禁止或删除 内容自动屏蔽
作者: xingzhang    时间: 2008-5-21 13:24
原帖由 changxk0375 于 2008-5-21 11:46 发表 2 e, L0 U: E' u

5 N2 B  u4 d9 ]% D/ e你的数据能进行合理的阻抗匹配吗?走线的宽度不是你想多少就多少,是要经过计算的。

* R1 \" o& f+ Q$ v; Y
/ S9 [2 l( u, i9 ~) ^- ~阻抗100Ohm,是经过计算的,不过我只算了顶层的,4.9mil
$ X6 ~9 k) R8 b7 J内层不是我不考虑阻抗的问题,是那个BGA管脚太密,4.9mil的线走不过去,所以想把线改细一点,$ l0 L- w/ |: U& E! `
在阻抗上虽有偏差,但不大,可以接受
作者: 02890917    时间: 2008-5-21 19:24
原帖由 xingzhang 于 2008-5-20 18:55 发表
& B4 f# A! T; \; s5 ~1 W9 a分层设置线宽的话,那一层的所有线都是那么宽了,我现在的要求是:比如在top层一般线宽5mil,差分线4.9mil,而在layer3,一般走线为5mil,而差分线走4.5mil,这样的话,分层设置线宽应该达不到要求吧
/ @2 \' e/ r$ A9 ^9 S4 U; x
7 h0 _+ p" ]7 L; W: ]" U2 B
  @# g# V4 ~, R1 X
就用我上面线宽图片的地方,设置分层线宽就可以达到~~!!/ U  F6 _0 c, g5 ~- ?- D7 P7 y

  U  K3 ]. ]/ E. p* v( A& k绝对
作者: teky    时间: 2008-5-25 11:38
LZ,这个问题其实那位02890917的朋友已经说的非常清楚,也非常准确, 另外好象也有朋友提到了,假设你只有两个宽度之间的变换,也可以用neck mode嘛
作者: teky    时间: 2008-5-25 11:41
再追加一句,如果只是你说的BGA区域,而不是一整层, 那么可以给BGA加个constraint area  也可以的啊,方法多多,看你怎么用了
作者: xingzhang    时间: 2008-6-2 01:44
原帖由 teky 于 2008-5-25 11:41 发表
2 k# L- @. ^: l: q  n再追加一句,如果只是你说的BGA区域,而不是一整层, 那么可以给BGA加个constraint area  也可以的啊,方法多多,看你怎么用了
/ e  b  P- k4 K0 y% z
4 g2 T. v' R* a7 x8 k" e
谢谢!




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2