EDA365电子工程师网

标题: 请教一个关于等长线的问题 [打印本页]

作者: summmmmm 时间: 2011-3-29 15:38
标题: 请教一个关于等长线的问题
本帖最后由 summmmmm 于 2011-3-29 15:39 编辑

我在布DDR时碰到一个问题，ddr的布线需要等长布线，数据线现在采用VTT并联端接的方式。现在我从CPU到DDR器件的走线是等长线。
我想问一下，从信号线到电阻的走线也要等长吗？
谁能给我解答一下，万分感激。

作者: PCBPCBpcb 时间: 2011-3-29 15:49
严格来说需要等长误差越小越好

作者: alex-pcb 时间: 2011-3-29 16:55
那一段就不需要做等长了

作者: whawbb 时间: 2011-3-30 14:37
希望附件对你有帮助

DDR2 (Point-to-Point) Package Sizes and Layout Basics.pdf

495.14 KB, 下载次数: 42, 下载积分: 威望 -5

作者: cccccc32 时间: 2011-3-30 16:27
到上拉电阻的一段不需要算到总长度里面，但是要尽量保证上拉电阻到串联匹配电阻的这段要尽量短尽量等长，而且与数据线匹配电阻最好上下叠加放置。

作者: sphai 时间: 2011-3-30 21:25
学习下。。。

作者: apricot 时间: 2011-3-31 09:22
不同的芯片要求不一样，

作者: 本无名 时间: 2011-3-31 09:36
不需要等长

作者: owencai 时间: 2011-5-3 14:23
十分感谢楼主

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)