EDA365电子工程师网

标题: cadence的pcb能不能像protel一样同时看管脚的名字与编号 [打印本页]

作者: xupeng1002 时间: 2011-3-7 09:46
标题: cadence的pcb能不能像protel一样同时看管脚的名字与编号
编号没问题，但是管脚名字怎么看呢？按F5只能看网络名称，那没用啊，不可能人为地把所有网络名称改成管脚名，这也不方便啊。肯定是能看的吧？

作者: BLUEKINGXQ 时间: 2011-3-7 09:59
allegro本身好像没有这个功能。

作者: xupeng1002 时间: 2011-3-7 10:06
啊不会吧，还能不如protel？设计者不能这么不人性吧

作者: minger2008 时间: 2011-3-7 10:47
管脚名好像不行，编号可以的

作者: yjz_1980 时间: 2011-3-7 10:59
个人觉得,protel最强的就是焊盘上可以显示net

作者: lhliu6 时间: 2011-3-8 16:41
习惯就好了。allergo确实没有这点，以前从protel转到allergo也遇到过这个问题。

作者: liuclymq 时间: 2011-3-9 08:20
习惯就好了

作者: suxiaoli2000 时间: 2011-3-9 08:30
我看别的论坛的人讲这个是protel公司的专利技术。

作者: options_engin 时间: 2011-3-9 21:14
也不清楚，哈哈

作者: lovehometown 时间: 2011-7-7 08:44
这一点PROTEL
确实很方便布线和查错

作者: longzhiming 时间: 2011-7-7 09:20
本帖最后由 longzhiming 于 2011-7-8 18:56 编辑

觉得没什么,因为ALLEGRO都是要导入网表才能布线的,protel不需要网表也可以出板子,可能也是因为它有这个功能, 不过出错的机会还是很多,而ALLEGRO你原理图没错就不会错,所以一般都不需要在PCB上查逻辑是否连接错,, 你一定要分析管脚功能/原理,那还不如看原理图?不是吗? 还是习惯问题.

作者: orence 时间: 2011-7-8 08:15
感觉不方便，说真的，感觉PROTEL这个比较强，另外原件排列也是个问题；

作者: weign 时间: 2011-7-8 08:26
元器件排列可以用Skill解决,格点也可以~
AD的布线器比较垃圾,跑个pin多点的板子容易卡死~
不过Cadence16.x后界面很多也向AD靠拢~各有优点~

作者: sinsai 时间: 2011-7-8 18:00
习惯是个问题！呵呵！

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)