EDA365电子工程师网

标题: allegro PAD制作时警告 [打印本页]
作者: swuhang    时间: 2010-12-27 14:13
标题: allegro PAD制作时警告
allegro 16.3 在制作好PAD后保存会报警告如下：
# Z2 N% v3 M5 f0 q* S0 V& [; `- B( \$ i9 \5 L# r

* u9 G% o2 E  L' RPADSTACK WARNINGS:# R4 W" B. |9 V6 _, D$ Y- _% @
( N, R* G8 e: u% b/ S! Q+ G
INTERNAL LAYERS: are defined for this padstack.5 E4 C! ]' u$ u* ?
When loading this padstack into a design, only the internal9 W) g% |+ M& e9 o+ O
layers with names matching those defined in the design will7 d( c- @3 N" P4 \$ ]% s: \4 C) x
be used.; P( Y1 O5 E% j9 w

8 D: r& }1 f, ]# [, M' i$ }  h帮我看看是什么原因造成的，对封装的制作有影响吗？9 p+ u5 y- U2 W

QQ截图未命名.png (6.85 KB, 下载次数: 0)

QQ截图未命名.png
作者: swuhang    时间: 2010-12-27 14:23
自己找到原因了，是在制作焊盘时我定义了DEFAULT INTERNAC层，然后又定义了GND层与VCC层，警告提示是只有DEFAULT INTERNAC的定义有用。
作者: wzichen    时间: 2011-1-1 12:42
如果是通孔类的焊盘,别管你要做的PCB板是几层的,只要定义一个internal layer就可以了



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2