EDA365电子工程师网

标题: 时序的问题 [打印本页]
作者: legendarrow    时间: 2010-12-20 10:44
标题: 时序的问题
刚做了一块板子，arm+SDRAM+FPGA,arm有一撮flash线连接到SDRAM与FPGA，分时复用
' Q" W/ D6 i* F0 ]8 e/ L1 p现在有一个问题是，不焊FPGA的时候，SDRAM可以跑起来，一切通讯正常，焊接上FPGA以后，就跑不起来了。
  g" e/ A. s1 u; S( }后来在CPU的前端接了一个buffer，又好了。
( U6 e. u! Z0 O8 y/ U& j因为flash是集成在SDRAM里面的，所以做远端分支的topology很难，主要是branch的地方长度下不去( R' I3 H& I  g5 q: p: }: ]5 U0 x
开始以为是反射造成的问题，可是fpga没上的时候SDRAM可以跑就说明应该不是stub引起的反射。- p+ Z* g3 R/ d4 F3 d. h; x
后来发现这个就是一个普通时序系统，会不会是因为线长造成的时序问题呢
! D1 P0 ~+ i0 ]! H8 N想改版但是又找不到充足的理由* Q$ d3 u0 A6 p% x
还请DX指导下可能的原因，咱再一个个验证去
+ C7 W( C' K) J. ?2 W谢谢个先7 f; J: }8 i+ {8 Y  L

- W" ~( O' D$ g: Y% J
作者: legendarrow    时间: 2010-12-20 15:17
我顶上去
作者: shark4685    时间: 2010-12-21 14:27
可否贴个简单的图,稍微做下说明,会好点!
作者: IO357    时间: 2010-12-23 23:30
arm有一撮flash线连接到SDRAM与FPGA,指的是数据线吗？
5 y+ N( [% t; q" JFPGA不用数据线的时候内部是否置高阻了



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2