EDA365电子工程师网
标题: 28nm 之战 [打印本页]
作者: stupid 时间: 2010-11-18 21:17
标题: 28nm 之战
Altera 和 Xilinx都发布了28nmFPGA，都集成了 28Gbps收发器。% p, B: ~8 i# _: W- x9 G* S
- ?6 p8 K9 t- W4 H1 @
1. 性能对比% e8 U0 W6 `- q. \/ p, [
/ K5 B( \( ^2 `; i, O6 |! e: h! N. R0 U" b7 L5 K/ @# }9 g
2. 测试对比
+ {& B: ?$ X( u1 F
$ {( Q& k9 l/ g. L2 s- i4 r
2 u! C& s0 _, q% lAltera Demo板使用huber suhner MMPX 65 GHz snap connectors和2.4mm Cable，经过FCI Airmax 20寸背板环回到FPGA。使用BERTScope 的CRU和带精密时钟和CDR单元的DSA8200. 示波器整体本底抖动200fs。7 d: I5 K$ X% ?6 K7 k
* G4 {9 |8 \( \" f8 t, g
Xilinx 28Gbps 发射器的眼图。
5 ^% |6 z8 Y# _; t: V: Z. M6 G- ` |* N: N4 x: n; Q5 @
7 c; h+ B% i5 }- n+ W( M. m
( o3 ^$ ?) Q$ l! `: B2 P测试仪器为86100C+86108，本底抖动60fs，使用参考时钟如下SRS CG635。
: O/ T. ^3 U* j4 c3 P& K值得注意的是，两者的CDR单元都使用了LC tank，获得了极低的抖动。3 @. l/ s" K2 }9 d4 ~1 t; r+ N
$ R: H5 w7 X7 E) t2 P
4 e _% E0 V3 h6 r
! Z5 @6 o5 M+ d* l2 S
1 F4 O. j X% [9 A
* ]" I. l& s% t
% |; p; o9 y4 R$ O7 U! W+ C/ g& i3 f4 V2 o$ ?! i
) p3 p+ R( V2 ^ d+ [4 c+ p/ n' ]
作者: 51video 时间: 2010-11-18 22:05
很强大，不知道什么时候才能有幸用上
作者: stupid 时间: 2010-11-19 21:44
标题: 赛灵思首次在28Gbps收发器技术上大幅领先对手
本帖最后由 stupid 于 2010-11-19 21:48 编辑 ( d* [, K) g- m$ P
+ R' T8 j3 @6 A6 }5 ?& M; N4 _28nm FPGA实现的28Gbps串行收发器(Serdes)竞争格局今天出现了戏剧性的变化，一直落在后头的赛灵思公司(Xilinx)突然高调宣布推出具有16个28Gbps串行收发器的Virtex-7 HT FPGA，并宣称无论在28Gbps Serdes数量、带宽、逻辑门数和存储器容量指标上都已大幅领先其主要竞争对手。, r) t' r& G' z
- r8 F# O) r" N' n. j5 eXilinx公司Serial IO高级产品市场经理Panch Chandrasekaran说：“尽管我们的主要竞争对手在新闻稿中对外宣称其28nm FPGA实现了66个28Gbps收发器，但实际上他们至今给客户演示的28nm FPGA只有4个28Gbps收发器(实际性能只有25Gbps)。Virtex-7 HT系列FPGA的性能更胜一筹，28Gbps收发器数量是他们的4倍、实现总带宽是他们的2.8倍、逻辑门数是他们的1.4倍、存储器容量是他们的1.3倍。” & Y- t% Q- u$ u4 c
# D: d9 j+ h K全球著名的信号完整性专家Howard Johnson博士在赛灵思官网上发布的一段视频中对Virtex-7 HT FPGA的28Gbps串行接收器进行了演示，该演示采用实际的PRBS31模式，并获得了非常完美的眼图，显示其传输信号的质量非常好，几乎没有什么抖动。而其竞争对手在其网站上公布的25Gbps串行收发器性能演示眼图，开眼率不到Xilinx的1/2，而且信号质量不好，抖动较厉害。
2 T+ n6 j4 D' J" E- @0 G
9 @+ Z- Q) z. O p
' M( H) v5 y! W, B3 `! D6 x
. i& X- L/ n* x. F& XVirtex-7 HT系列FPGA具有16个28Gbps收发器和72个13Gbps收发器，主要针对下一代100-400Gbps高带宽网络应用。该系列FPGA使得通信设备商可以开发更高集成度和带宽效率的系统，以满足全球有线基础设施和数据中心对带宽的爆炸性需求。该系列FPGA器件集成了业内最高速度和最低的收发器时钟抖动性能(满足CEI-28G标准)，同时还支持最严苛的光学及背板协议(如SFP+和CFP)。 9 N" Y0 E m; ?
5 [3 n- [7 K6 P- a
Linley Group高级分析师Joseph Byrne表示：“全球通信行业对IP流量的期望值正在从目前约15EB/月上升至64EB/月，这大大刺激了行业对SoC解决方案提出了更高的带宽需求。Virtex-7 HT能够推动光纤以及其它现有基础设施部署，具有更卓越的信号完整性和低功耗的高速信号。随着通信行业对更大容量的需求，交换机和路由器接口速度正在从10Gbps向100Gbps发展，随之而来的则是对芯片到光纤、芯片到背板及芯片到芯片接口速度日趋高昂的需求。基于上述原因，赛灵思在研发具有28Gbps收发器的Virtex-7 HT FPGA时，一直致力于功耗平衡、性能、以及光纤抖动约束和集成等重要性能。”
! n" q5 _. y: Z- E9 O6 L0 m; m; a$ z3 m( g; h7 ?
根据富士通的研究报告，在同等功耗条件下，通信系统带宽需求基本上是每三年容量扩大2倍。例如，2008年时，一个交换机机柜提供480Gbps带宽，它里面插了48个SFP+端口刀片服务器，每个刀片服务器采用1个10GbE输出，此时每个刀片间隔15mm，总功耗为48W。这样一个交换机柜需要48根光纤连接，而且由于间隔很窄，因此风冷效果不是很好，可靠性受到不利影响。 " o) V# R4 j w1 @. M9 a" G9 C
0 O; i0 ~' O- L4 ]4 }# ]) y6 W为了加大散热间隔和减少光纤数(降低成本)，目前在同样尺寸机柜里采用4个CFP端口刀片服务器，每个刀片服务器提供100GbE输出，每个CFP采用10个10GbE输入，这样既可以将总系统带宽提供到400Gbps，而且可以将间隔减到84mm，唯一的缺点是功耗会提升到60W。 0 @5 n+ P; {7 g. T/ v, \, j
5 T3 Q2 N" |- V/ W4 ~1 I由于到2011年，每个交换机柜的总带宽需要提升到800Gbps，目前业内考虑用8个CFP2端口刀片服务器来代替4个CFP刀片，这样可在维持功耗不变情况下将带宽提升到800Gbps，而且间隔还可维持在较宽的42mm，唯一不足是光纤数需要略微提高到8根。
* Z) B3 y& V5 L. K. k& b% e0 U) `" n+ M4 p* G8 Q9 K1 f
不过，每个CFP2端口要求的输入是4×25Gbps，因此只能采用28nm FPGA方式来实现，因为目前只有28nm FPGA能提供28Gbps收发器。博通目前最大的PHY是4端口的10GbE PHY。
9 o! H4 {1 T( o7 `- _
3 w1 E" g$ P% P% N/ U! v) w: G4 gstupid : 嘿嘿，就在本文作者说这话的早前一些日子，Avago宣称率先通过40纳米工艺技术取得28Gbps的SerDes性能表现，SerDes内核的主要差异在于采用独特的判决反馈均衡(DFE)技术，从而降低整体电源功耗。在同类产品中实现最佳的数据延迟、抗噪能力、抖动和串音干扰性能。
$ Y- \, A/ Y! M1 t* d1 K4 s- C
! @9 F: F+ D/ R( S: a由于到2014年总带宽将提升到1.9Tbps，每个CFP2端口线路卡需要提供400Gbps带宽。开发400Gbps线路卡的客户希望部署能够在输入端支持16×28Gbps带宽的单芯片解决方案，以便连接四个400Gbps CFP2光纤模块，从而实现最佳的系统功耗密度。 这些系统还需要能够在48和72个10.3125Gbps 收发器之间以200Gbps或400Gbps 速率连接多个NPU或ASIC的接口。除了给Virtex-7 HT FPGA提供16×28Gbps的带宽，赛灵思还为器件提供4或8个28Gbps收发器，以支持100Gbps和200Gbps应用。
+ V: ~3 h, o& k3 F+ e3 @1 i) k b
$ h9 F# W6 S1 g$ Z3 h' vPanch表示：“每隔三年实现总带宽的翻番，目前看来只能利用FPGA 28Gbps收发器来实现，专门为此开一个ASSP芯片既划不来也来不及。” 他说，目前只有FPGA能够提供400G单芯片实现方案，客户可以率先用FPGA向市场推出400GbE接口方案，而且无需外部PHY。 内置4-16个符合OIF CEI-28G 标准(光互联论坛的28Gbps通用电气输入输出规范)的28Gbps收发器，Virtex-7 HT FPGA致力于为用于下一代100-400Gbs 系统线路卡的CFP2 和QSFP2光纤模块提供接入互联。Virtex-7 HT FPGA还拥有多达72个13.1Gbps收发器，能够提供高达2.8Tbps的全双工吞吐量。 + k+ ?8 z8 V+ ~3 K# a
+ [8 `+ K" V; ^: @& c7 T5 p0 ^6 x
Finisar公司高速光纤模块市场营销总监 Christian Urricariet 表示：“为了满足日益增长的带宽需求，我们预计通信设备厂商将采用新的CFP2型光纤模块来设计新一代 100和400Gbps 系统。这将最大限度地提高面板的带宽密度，同时优化现有产品的功耗预算。我们与赛灵思的合作成果表明，其低抖动单片解决方案能够在FPGA和CFP2模块之间建立直接的28Gbps连接，从而简化更高端口密度的部署流程。”
2 `6 x; h; d4 N! ?- l0 B2 B, f8 [6 G5 H# A6 X6 C! p: @: H
Stupid: Finisar高速光技术市场总监Christian Urricariet在Altera发布25Gbps FPGA时曾评论说：“Altera在28-nm收发器技术上的成功，为芯片行业需要尽快支持下一代4x25-Gbps高密度、低功耗光模块的其他企业设立了新标杆。Altera和Finisar共同引领了高带宽、低成本光通信市场，将不可避免的改变数据中心的设计和规划方式。”
' ?: }/ j: n1 c t& i4 y: a8 r! I% |9 z# q$ d4 t% r
Virtex-7 HT FPGA的功能组合支持广泛的应用，例如：从包含290,000个逻辑单元的低成本100G“智能变速箱”芯片到包含870,000个逻辑单元的全球首款400Gbps FPGA，其中支持100Gbps、2×100Gbps或400Gbps接口、高效连接、基于3Gbps或 6Gbps的传统系统端接口和10Gbps ASIC及ASSP芯片等应用。 * Z( y) M2 A3 C" x/ P8 I
- n/ D: z! z1 T9 P这意味着Virtex-7 HT FPGA可用于多种应用，例如：支持 OTU-4(光传输单元)转发器、复用转发器或SAR(业务汇聚路由器)的100Gbps线路卡、面向高速数据处理的低成本 120Gbps包处理线路卡、多100G以太网端口桥、400Gbps以太网线路卡、符合19.6Gbps CPRI(通用公共无线电接口)基站和远程无线电前端、以及100Gbps和400Gpbs 测试设备。 - ]+ T! w% x, u( B" n+ R! x
' r- n% n" q0 P. i \9 Z' T; b) v7 @) B
赛灵思公司副总裁兼通信业务部总经理 Krishna Rangasayee 表示：“我们的客户看到了带宽需求以惊人的速度增长的趋势，因此，我们与他们紧密合作，共同开发了业界领先的具有28Gbps收发器的Virtex-7 HT FPGA，来帮助他们成功的实现下一代设计系统。Virtex7 HT将帮助通信设备商缩短产品上市时间，并能灵活快速的响应不断变化的市场环境、需求和标准。”
! ~$ @+ W3 E* t* a
$ G. U% U: S9 V% V2 R+ ]Panch说：“支持 Virtex-7 FPGA的ISE Design Suite软件工具已于今日上市，客户可以基于它和我们的测试芯片进行早期开发工作。首批Virtex-7 HT器件样片预计将于 2012年上半年上市。”
4 S) s3 R) f4 c5 ]- u! d, j/ P. ]$ _& e
作者: giga 时间: 2010-11-20 14:49
本帖最后由 giga 于 2010-11-20 14:51 编辑
9 r" \4 ~# W3 r# F+ c8 Q* Z6 h d$ m$ ]. U$ o
的确是这样。本来Altera领先一步，率先Demo 28nm的25Gbps眼图，而且这个25Gbps的眼图我是亲眼见到了，的确只能说是一个睁开的眼图，但是如Altera官网上的那段视频那样比较丑陋。现在Xilinx的眼图很漂亮，目前看来Altera由领先变成烈士了，无论从通道数量还是信号质量上Xilinx都领先一大步。
9 I$ P$ ?: r5 p i; M" u, |( B5 J9 d" _' k
另外我还爆个料：altera的25Gbps的prb阶数远小于xilinx的prbs31。8 N9 X, ]7 s) }! j6 @
作者: giga 时间: 2010-11-20 14:54
实际上LC Tank在Altera、Xilinx的前一代FPGA中已经采用，就是目前的S4和V6系列。
作者: stupid 时间: 2010-11-22 08:18
giga 发表于 2010-11-20 14:49 
7 r6 S W* s# n3 e. i2 g的确是这样。本来Altera领先一步，率先Demo 28nm的25Gbps眼图，而且这个25Gbps的眼图我是亲眼见到了，的确只 ...
giga，你是在哪里看到的，评估板你们拿到了吗？
) G- ?* r" b& G. Y$ q
作者: doya 时间: 2010-11-22 10:00
stupid我想我知道你是谁了
作者: stupid 时间: 2010-11-22 10:12
真的吗？！
作者: stupid 时间: 2010-11-22 12:21
标题: 几种28Gbps眼图
本帖最后由 stupid 于 2010-11-22 12:31 编辑 ; X, G" D$ ]# b* m2 |! J
: A! T' V x# \: J: W
1. Altera 25Gbps( ?- {- H% S O O+ f: m. ?
) z7 D D; C: a0 s7 |
2. Xilinx 28Gbps
1 Y8 a5 t2 F' o# x
$ X/ C6 A9 h- n p1 W `
9 s' J# g; [$ q$ z- x3. 用Centellax TG1P4A打出来的28Gbps PRBS信号" ?' w0 U" \' S% X
* T- i2 d5 Y& P# w4. 用ParBert 打出来的100Gbps PRBS信号
' l1 z% j7 `4 s1 ?
: `2 _: N& b8 \$ ~* f$ l' P! N
' e. p' Z$ \3 a3 X
作者: Allen 时间: 2010-11-24 09:08
提示: 作者被禁止或删除 内容自动屏蔽
作者: dsldsldsldsl 时间: 2011-1-28 08:44
28Gbps他的示波器得多强啊？AD得多高的采样率才能看到波形啊？
作者: wen06990234 时间: 2011-1-28 18:07
现在在用virtex-5，呵呵！不过我还是挺支持xilinx的呵呵！
G6 G7 ?% c( E( [9 H% P8 t
作者: anqi160 时间: 2011-2-12 17:31
微电子技术发展太快啦，搞技术越来越感觉到累人顶Xilinx一个
作者: wangxs_song 时间: 2011-2-12 22:07
强啊！
作者: Scott.Dong 时间: 2011-2-15 11:09
再次瞻仰！！
作者: lhliu6 时间: 2011-2-28 16:25
只相信看到的！！！！
作者: wldshy 时间: 2011-3-4 20:02
xilinx的眼好的都不像fpga了
作者: liqianzan 时间: 2011-6-1 22:15
我顶楼上
作者: stupid 时间: 2011-8-9 11:51
标题: RE: Altera 放出 Stratix V测试视频
% P; K3 d" B& Q2 P
! `/ ` ~% ~7 @& z' h测试设备：示波器 86100C（86117+86107）PG Picosecond 12070( j; G+ T! j8 s( n' c8 A
8 N5 J0 R1 y0 Z6 S& H; [8 }: [! E
3 E# ~; X& B# H1 z& G2 W% a, g; i5 w5 p# n! r
5 D* K V$ j$ L: E$ }; O7 |stratix V 测试板# Z4 _5 N1 @, U2 M0 q/ N0 K
; j6 l6 ]6 v7 O: R9 O2 \! w9 y' [% l
0 X$ b0 L; G# a9 T$ s% H
: I$ Z, X5 B& \, k) j% V: g, l
) v6 K3 Y% O. [, \9 l; p! H发射端 眼图，只能说和之前公布的有得一比( K J: D& `5 E0 q
% J2 K( f; R( w2 \; `8 u7 G5 z& M6 b
: J) k+ O2 |6 H5 F从 PG 打出来的28G信号，经过7英寸长的PCB 通道，通道损耗约18dB，送入接收机，可以实现error free, o! c- o3 m7 E, U' ^4 N
作者: stupid 时间: 2011-8-16 10:21
本帖最后由 stupid 于 2011-8-16 10:21 编辑 & V9 v# s' V% K G
dzgking 发表于 2011-8-16 01:02
& a6 I' @$ v/ |0 y a" P记得谁说chow离开了Altera，看来还在啊
$ P; v" `, t3 Y+ E% z& {! f+ P/ _Sr. Member of Technical StaffAltera4 M) O+ e( q" Z& t
, ~$ r0 o. ^" g1 V
September 2003 – December 2009
& p- p: }: Y5 P, S% ~0 i(6 years 4 months)
8 E1 s# Q& P6 OSr. High-Speed Signal Integrity EngineerNVIDIA# A) m2 o$ q3 V
December 2009 – December 2010
6 J: o% Z0 {9 I
(1 year 1 month)
) B, o R" r4 Y/ _4 \# n& J3 ?5 RPrincipal Signal Integrity EngineerAltera- V# S1 d) y8 q$ `+ e3 h: x( N
January 2011 – Present
/ x9 O$ j3 h) H0 q* Y+ }
(8 months)
# W0 d: F4 B! `% g这是Daniel Chow 的简历，目前是Altera 的首席SI 工程师，头衔很高啦。" F' G8 I% M3 I
| 欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) |
Powered by Discuz! X3.2 |