EDA365电子工程师网

标题: allegro如何设置限高区域呢？ [打印本页]
作者: leavic    时间: 2010-11-16 11:17
标题: allegro如何设置限高区域呢？
一直没搞明白Allegro要如何设定限高，constrain里都是一些平面上的限制参数，对高度的限制好像没看到。/ I3 _8 M* A" l0 p- P" I
作者: adwordslai    时间: 2010-11-16 11:37
有那么复杂吗，设在机构层不行？
作者: XYX365    时间: 2010-11-16 11:44
Setup->Areas->Package Height
作者: leavic    时间: 2010-11-16 11:50
XYX365 发表于 2010-11-16 11:44 4 b% s' N) W/ ~# k9 r7 r# L
Setup->Areas->Package Height
1 g. [" \% \. J) i, }% _
呃，不是元件的高度，而是设定板上一个区域，限定这个区域的元件高度不能超过多少，如果超过了就会报DRC。- o4 q, q" ~, T3 g! l% p
作者: leavic    时间: 2010-11-16 11:50
adwordslai 发表于 2010-11-16 11:37
' g( l/ D5 L% N有那么复杂吗，设在机构层不行？

! f3 G- H4 U" Z' P9 B: T: _4 M$ _有时候做一些用公模的东西，根本没有做机构的参与。。。
$ M* w" F' f' ]+ r小公司，很乱的。8 E9 M# d% l) D2 H
作者: leavic    时间: 2010-11-16 12:23
搞定了，原来package keepout的package height就是限高，谢谢XYX365！
作者: XYX365    时间: 2010-11-16 14:46
作者: beihaifuyao    时间: 2010-12-14 22:31
一般设置在机构layer,建零件时设置keepout,个人见解，
作者: clk    时间: 2010-12-14 23:00
谢谢，领教了. G6 `6 M9 m7 v) F" m7 a
作者: wangjunchao401    时间: 2010-12-29 19:20
学习
作者: benson_Liu    时间: 2010-12-31 15:33
thanks,
作者: lequwudi    时间: 2011-8-15 13:46
谢谢分享！
作者: lcfcl    时间: 2011-8-15 13:47
学习了，谢谢



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2