EDA365电子工程师网
标题:
请教，orcad导入allegro出以下错误，是什么原因？
[打印本页]
作者:
pansa
时间:
2010-11-12 17:19
标题:
请教，orcad导入allegro出以下错误，是什么原因？
本帖最后由 pansa 于 2010-11-16 14:25 编辑
8 m% V, e r+ |1 F6 p4 V
, s: g I" v* T! t: c; |% E& g% Z
请教，orcad导入allegro出以下错误，是什么原因？
# z' u3 {1 ^! |) }1 [
% r0 f% ? _% c' q# n% n' W- @
原理图和PCB 库.rar
(40.9 KB, 下载次数: 12)
2010-11-16 11:20 上传
点击文件名下载附件
下载积分: 威望 -5
3 s4 A2 y1 T& f# W$ u0 S5 [
adence Design Systems, Inc. netrev 16.2 Fri Nov 12 17:08:39 2010
A+ E/ j4 ?' ?! \3 H1 O
(C) Copyright 2002 Cadence Design Systems, Inc.
( \8 T' h" g2 W; ?! `$ ^
------ Directives ------
1 Z, e) E, Y% v7 Q5 t' N5 U
WARNING(SPMHNI-194): Symbol 'FLASH_48' for device 'FLASH_2_FLASH_48_SST39WF800A' not found in PSMPATH or must be "dbdoctor"ed.
1 y" u V/ d1 b( A. D: K$ F2 O( K
------ Library Paths ------
" d$ N, U" R" B( J0 v" B/ B: r
MODULEPATH = .
: n' s. r& ^/ \$ j
d:/Cadence/SPB_16.2/share/local/pcb/modules
7 A5 \! U2 \0 [! e/ R
PSMPATH = .
* G% O* O5 ~0 t1 ?
symbols
$ \9 Y- m' Z9 f. D5 [
..
" A+ A* |( s6 i9 ?
../symbols
- U, {4 n% Z) w' [8 y0 ?. w _3 D
d:/Cadence/SPB_16.2/share/local/pcb/symbols
, _9 c1 k$ A. M6 @- ^1 y, `! E% q
d:/Cadence/SPB_16.2/share/pcb/pcb_lib/symbols
# t& h; |: C) U+ Z
d:/Cadence/SPB_16.2/share/pcb/allegrolib/symbols
3 B! ?: }5 ^& j) C
D:\
) @0 T: B9 O# R$ v0 [5 S3 ]. P
PADPATH = .
2 n( L! Y6 o2 v/ [
symbols
- R- y p9 V4 {( u1 `
..
N8 T8 ]: F8 `4 ~6 q# m+ ?- _
../symbols
4 k) F( s- \) f$ |0 _, Z8 @: A
D:/Cadence/SPB_16.2/share/local/pcb/padstacks
8 @: J' f: _. G \' V
D:/Cadence/SPB_16.2/share/pcb/pcb_lib/symbols
) s: o) K8 x* }! ?* @3 Z- s" v
D:/Cadence/SPB_16.2/share/pcb/allegrolib/symbols
6 W8 A5 o* B- |3 W" L$ }& {
+ D6 h9 i, d+ s; x; J8 K
------ Summary Statistics ------
! n7 o* ?1 ? ~ c- u; ?% Z/ N
, \/ S: U( g4 X: w) X
#2 Run stopped because errors were detected
$ p% |: u) h$ p9 D% h; r, o6 x
netrev run on Nov 12 17:08:39 2010
7 p% g: s1 v/ U9 a W. r6 H% A
PACKAGING ON Sep 28 2008 21:55:15
/ f. O- X8 B+ y9 j. l. l
COMPILE 'logic'
8 @4 ~* [5 I: E
CHECK_PIN_NAMES OFF
* ^9 X. C! p# R6 g. P. ^3 R! n
CROSS_REFERENCE OFF
) D- _$ m1 \3 K+ _
FEEDBACK OFF
# K% x' i, u0 z
INCREMENTAL OFF
9 s+ ?5 m" G6 a# ^7 z
INTERFACE_TYPE PHYSICAL
0 o7 d9 n. \% e1 }
MAX_ERRORS 500
( N) b8 `. |* V* c# k, M
MERGE_MINIMUM 5
1 u* o' k+ g) Y% _+ Q2 {( l
NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
* G3 w, t6 n, L* y6 @5 R7 @
NET_NAME_LENGTH 24
! y. A; K! L( F4 D, ?% M
OVERSIGHTS ON
5 O6 s# m: h9 ?+ e2 G6 d
REPLACE_CHECK OFF
& Y2 S1 ?1 t: s3 ~! h: X6 u
SINGLE_NODE_NETS ON
) e+ y2 [4 ` G( D
SPLIT_MINIMUM 0
' } s1 k6 E j0 l6 Y- s7 U* X
SUPPRESS 20
6 k- @: W9 o! J+ K
WARNINGS ON
# D9 N, j: ?. @" X8 X& k6 j7 o
2 errors detected
( S e2 O; | u r
No oversight detected
0 `& I6 ^9 `9 F F! m; n6 j3 }" v
1 warnings detected
f3 N6 U! E1 R4 E' g
cpu time 0:00:45
) r q! g7 M" b! m5 c/ [# g
elapsed time 0:00:01
6 @) S; d$ t$ g* }9 o1 j
0 f; l1 V1 a! u. v/ [0 S
作者:
pansa
时间:
2010-11-13 14:46
有前辈解答吗？
作者:
leavic
时间:
2010-11-13 17:02
你看不懂英文的错误提示吗？
作者:
ruiquan765
时间:
2010-11-13 20:02
封装引脚对不上
作者:
pansa
时间:
2010-11-16 10:51
我知道是引脚信息不对，可是我检查了原理图，网络表有输出这些脚，而且PCB封装也有对应的这些脚位，名称也是对得上的，而且所有引脚焊盘都是一样的，就不知道为什么会出错？
作者:
0408259
时间:
2010-11-16 11:06
应该是你原理图 封装有问题
作者:
pansa
时间:
2010-11-16 11:08
可能会是什么问题呢？我检查了，就是不行
作者:
pansa
时间:
2010-11-16 11:13
我想把文件传上来，怎么没法是上传？
作者:
crballack
时间:
2010-11-16 11:17
就是封装有问题，有些pin缺少，对比原理图中的该器件和封装就能找到
作者:
pansa
时间:
2010-11-16 11:21
我刚把原理图和PCB 封装上传了，请帮忙看下，就这个封装有问题，谢谢！
作者:
pansa
时间:
2010-11-16 11:22
请帮忙看看
原理图和PCB 库.rar
2010-11-16 11:21 上传
点击文件名下载附件
下载积分: 威望 -5
40.9 KB, 下载次数: 9, 下载积分: 威望 -5
原理图
作者:
leavic
时间:
2010-11-16 11:29
只摆这个元件的话，我这里没问题啊
作者:
leavic
时间:
2010-11-16 11:31
建议你检查一个library path设定，看看这个封装有没有放入path里，然后已有的path中有没有同名的封装，如果有的话，看看同名的封装是不是有问题
作者:
pansa
时间:
2010-11-16 11:42
果然是library path设定问题，感谢leavic 兄的无私帮助，谢谢！
作者:
leavic
时间:
2010-11-16 11:48
本帖最后由 leavic 于 2010-11-16 11:52 编辑
1 G% h+ t: v1 C
: F- i5 D: `- a7 h* p
解决了就好
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2
原理图和PCB 库.rar
(40.9 KB, 下载次数: 12)
原理图和PCB 库.rar
(40.9 KB, 下载次数: 12)