EDA365电子工程师网
标题:
台积电40nm工艺制造的“MIPS3274Kf”工作频率达2.4GHz，由Open-Silicon等设计
[打印本页]
作者:
stupid
时间:
2010-10-6 11:35
标题:
台积电40nm工艺制造的“MIPS3274Kf”工作频率达2.4GHz，由Open-Silicon等设计
美国无厂ASIC厂商Open-Silicon、美国美普思科技（MIPS Technologies）及Memory Generator等IP内核供应商美国Dolphin Technology三公司宣布，其共同设计的高速ASIC处理器已经送厂生产（Tape-Out）（
英文发布资料
）。采用台湾台积电（TSMC）的40nm工艺封装时，在最普通的配置条件下能以超过2.4GHz的频率工作。
% u1 Y4 ^' S2 F0 G3 ^1 Z3 H
$ w6 N" K! L3 _
2009年，Open-Silicon与MIPS已经开发出采用TSMC的65nm工艺、以1.1GHz频率工作的测试芯片，此次2.4GHz频率的处理器是继该测试芯片之后的成果。ASIC处理器以具备浮点运算单元（FPU）的MIPS3274Kf内核为核心。安装了DSP扩展指令，拥有32KB的L1缓存、32KB的L1数据缓存以及8KB的片上内存缓冲器“PDtrace”。
' g* d2 B! b7 ~0 S7 s
7 [$ M0 G2 O4 O) C* q( E. X9 p
此次处理器的RTL设计与上述的65nm芯片相同，均由MIPS担任。采用该RTL设计数据的执行设计，由Open-Silicon使用Dolphin的内存IP进行。为发挥出性能，MIPS采用了该公司的高效能内核设计技术“CoreMAX”。
+ z6 j0 Y$ O) s. w" q9 ^
H9 W# u! q# P! j; P: m; W
具体说来，例如针对此次设计，Open-Silicon新开发出了低阈值电压159个、普通阈值电压及高阈值电压各147个微单元。使用这些微单元，优化了MIPS3274K内核与FPU之间的关键路径（Critical Path）的设计。并且还应用了在处理器设计上积累的平面规划（Floorplanning）、频率树（Clock Tree）合成以及频率驱动布局优化等技术。物理设计则采用了美国Cadence Design Systems公司的EDA布局工具。
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2