EDA365电子工程师网
标题:
关于DDR CLK 的问题
[打印本页]
作者:
星空下的兔子
时间:
2010-9-29 23:14
标题:
关于DDR CLK 的问题
大家好，请大家给指教一下。
/ |* ?: U! }* Y' o2 C: c
DDR 的CLK 是差分信号，为什么差分信号的两条信号线之间加了一个电阻呢？具体的阻值我记不大清楚了。
, L! h; j4 [- ^4 a% }
谢谢各位了！
作者:
peterxi
时间:
2010-10-30 13:05
我也很期待，希望能有答案！@
作者:
XIAO_PI
时间:
2010-11-2 09:27
应该是匹配电阻
作者:
cwfang
时间:
2010-11-2 10:03
这个是差分线阻抗匹配电阻 一般100欧姆
作者:
honejing
时间:
2010-11-2 18:41
DDR 的CLK 是差分信号，为什么差分信号的两条信号线之间加了一个电阻呢？
8 d" H; N8 @" O- y; j
=
這是差分信号端接電阻，理想值等於差分线特性阻抗。有的90, 有的100欧姆。
作者:
wuyuelanse
时间:
2010-11-5 22:06
我的一块板上是150ohm
作者:
xooo
时间:
2010-11-7 19:57
差分阻抗匹配。
作者:
ywg1011
时间:
2010-11-8 12:04
这个电阻应该是起到一个阻抗匹配的作用吧，保证信号的完整性。
作者:
星空下的兔子
时间:
2010-11-14 22:10
谢谢各位的回答，小弟了解了
作者:
wangcc3702
时间:
2010-11-22 21:47
谢谢！
作者:
zsdgyj
时间:
2010-11-25 12:30
作者:
clp783
时间:
2011-3-5 22:48
继续等高手解答
作者:
cccccc32
时间:
2011-3-23 11:00
是端接电阻，阻抗匹配用的。
作者:
yangjijun
时间:
2018-2-9 09:23
信号完整性
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2
這是差分信号端接電阻，理想值等於差分线特性阻抗。有的90, 有的100欧姆。