EDA365电子工程师网

标题: 学Cadence出的一些错误及解决办法 [打印本页]
作者: feilong87    时间: 2010-9-8 09:53
标题: 学Cadence出的一些错误及解决办法

Capture

报错：在生成netlist的时候

Unable to open c:\Cadence\PSD_14.2\tools\capture\allegro.cfg for reading. Please correct the above error(s) to proceed

处理办法：

4 @! W% m, T3 H8 w% S& K  s6 J

点生成netlist，点setup，修改路径为capture\allegro.cfg所在路径


& A7 M( E5 Q: d" K1 U* G

报错：

Spawning... "C:\Cadence\PSD_15.1\tools\capture\pstswp.exe" -pst -d "F:\gcht\CC2430\Projects\mysch.dsn" -n "C:\CADENCE\PSD_15.1\TOOLS\PROJECTS" -c "C:\Cadence\PSD_15.1\tools\capture\allegro.cfg" -v 3 -j "CC2430_DEMO"

#1 Error   [ALG0012] Property "PCB Footprint" missing from instance U3: SCHEMATIC1, PAGE1 (2.00, 2.10).

#2 Error   [ALG0012] Property "PCB Footprint" missing from instance C2: SCHEMATIC1, PAGE1 (2.30, 0.30).

#17 Aborting Netlisting... Please correct the above errors and retry.

% w* I0 q# X1 O( {4 e& W

Exiting... "C:\Cadence\PSD_15.1\tools\capture\pstswp.exe" -pst -d "F:\gcht\CC2430\Projects\mysch.dsn" -n "C:\CADENCE\PSD_15.1\TOOLS\PROJECTS" -c "C:\Cadence\PSD_15.1\tools\capture\allegro.cfg" -v 3 -j "CC2430_DEMO"


- f  F$ l( O) G% v

错误解释

Error [ALG0012] Property "PCB Footprint" missing from part <Part Reference>: <Schematic> , <Page> (<LocationX> , <LocationY)>

A PCB Footprint (JEDEC_TYPE in Allegro) is required for all parts in Allegro. Therefore all parts without this property are listed before aborting the netlisting. You can add the PCB Footprint property by selecting the part listed, then choosing Edit Properties from the pop-up menu and placing a value, such as dip14_3, on the part.

在Allegro中，每个器件都需要一个PCB封装。所以在取消列出网表之前，软件会列出所有没有此项的器件。你可以选择列出的器件添加PCB封装，然后选择Edit Properties来编辑器件的值。

/ O, o7 j2 x0 W. ~

在导出Netlist 之前，只需要保证每个器件都是由封装的即可

。

[DRC0011] Reference is invalid for this part

The reference for the part is invalid. For example, this occurs when a part reference like U?A has not been updated. Update the part reference。


6 c, A9 h' ~# R" [0 I- T

Reference项不可随意修改。

Allegro

Pin numbers do not match.  Check device file.

原因：原理图中的晶振给了两个管脚，而其封装却是四个管脚。

原理图与PCB封装对应原则：

1 r: f8 u3 T: t) l

除了PCB Footprint的名字要写对以外，还有一点，就是原理图的元件的管脚数目一定要和封装的管脚数目是一样的。这里说的管脚，包括了原理图中可能没有现实的Power Pins,不包括封装中的machanical pins；另外，原理图和封装的对应关系是依靠pin number来建立的，所以两者的相应的pin number一定要一样，而pin number是不是数字并没有关系。

作者: lj503    时间: 2010-9-8 11:43
bang帮顶下
作者: jan1024    时间: 2010-9-8 13:54
顶！~~~
作者: jan1024    时间: 2010-9-8 13:54
Q宠大斗乐  加人
7 H1 v' U. V: s! e帮派名号：情义Q宠6 g; j! b  l& Z
帮主尊号：AJAN& ~/ C. C# v. r+ b; t! M% T
帮派ID：753084
作者: hcf830716    时间: 2010-9-8 16:16
从CIS中调用元件，基本上不会出现上面的问题。
作者: 爱美丽    时间: 2010-9-8 16:58
不知道该说什么，总之顶下吧，继续
作者: 黑月    时间: 2010-9-8 23:42
本帖最后由 黑月 于 2010-9-8 23:43 编辑 ! W. v. \+ h# B. J4 [
! ?+ `+ F! s( `4 C
原理图和封装的对应关系是依靠pin number来建立的，所以两者的相应的pin number一定要一样，而pin number是不是数字并没有关系。1 T; @$ ?9 b* r/ }

) {9 L4 E/ I: a3 d5 o3 y$ R. N( l顶！！！
作者: qqtolm    时间: 2010-9-9 12:13
bang帮顶下



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2