EDA365电子工程师网

标题: 请问DDR2 频率跑400MHz [打印本页]

作者: mingtzung    时间: 2010-8-27 00:59
标题: 请问DDR2 频率跑400MHz

请问DDR2 频率跑400MHz,六层板 S1 G S2 S3 P S4。

有机构限制没办法达到3W实际为1:1 (5/5) ,而且信号线会有跨层,

时钟线、数据线、地址线、控制线,各线总长为920mil (+-15mil)。


5 R" ^4 N3 U+ x6 M

请问下列是不是信号对应的层面

S1层对应G层,S2层对应G层、S3层对应P层、S4层对应P层。

. O5 D7 H$ d6 E: F; K3 ^

如S1原本对应G层但灌孔至S3层那么对应也要换成是P层吗?

如是那么差动信号线阻要100 ohm,那么跨层后对应层不一样了还是能做出来吗?


8 u4 [6 s$ N; l

请教各位高手帮忙解答


作者: wakinoda    时间: 2010-8-27 07:38
一般信号参考面的选取是根据就近原则,选择最近的GND plane;所以按照一般的6-layers stackup,你所列出的对应关系基本正确。不过需要注意,信号的参考面并不只有一个,尤其是内层stripline。
, ]$ k" l- V" {7 E( l! d
" n' _* Q. i# K( _* }4 C当然,由于信号的换层,其参考面也是在发生变化的;至于阻抗的目标值,这就需要在stackup设计时,就要考虑到不同层的各种阻抗需求了。
作者: jesliu    时间: 2010-8-27 14:38
在实际layout中,对实际需要控制阻抗的线最好不要换层,这样会影响阻抗的连续性
作者: cwfang    时间: 2010-8-27 18:26
回复 1# mingtzung
% r6 `- H) q# b7 Y7 |
& c! Z! e" T: G" a0 H* |! n如果换层 控制内外层的阻抗基本相等即可,不要出现阻抗相差很大




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2