EDA365电子工程师网

标题: 小弟弟一字花这么复杂的板,大家看看 [打印本页]

作者: danielzdh1    时间: 2010-8-17 18:46
标题: 小弟弟一字花这么复杂的板,大家看看
这是omapL138的开发板,小弟第一次画这么紧凑的6层板,大家看看有什么问题,有没有必要改成8层 100412mcm138.rar (672.43 KB, 下载次数: 256)
作者: ayalcy    时间: 2010-8-17 21:29
PCB中存在不少的问题,我只截 了三张图(其他可联系我交流下,仅供参考,

BGA-VIA.jpg (122.93 KB, 下载次数: 6)

BGA-VIA.jpg

power.jpg (205.34 KB, 下载次数: 3)

power.jpg

层叠.jpg (103.79 KB, 下载次数: 3)

层叠.jpg

作者: ayalcy    时间: 2010-8-17 21:33
现在跨分割比较严重,需要调整下走线层,6层板没有问题的
作者: zly8629481    时间: 2010-8-17 22:02
本帖最后由 zly8629481 于 2010-8-17 22:04 编辑
% z6 R4 c' W6 k0 A, F
& D, L# T" L; F1 u仅说几个较大的问题:' ?; |8 E, U( w$ N) A
BGA离周围元件过近(不到20mil),不利焊接。
1 q$ j2 W$ C7 E: E# m& d  V' ?原则上BGA电源、地管脚每个pin一个via扇出,最多两个pin公用一个via,而你十几二十个pin合打一个via  - -!!!2 K7 u( U" j) b7 l4 @: V
电源方面:去耦电容出线太细,N个pin合打一个via,电源平面过细,过孔过少,如1.2V仅一个过孔。) {& f: B9 D$ @2 w' Y- E  y9 f6 j
不知谁搞的原理图,BGA未见任何去耦措施,一个电容都没有;排阻r43没有任何网络连接……
  e  G* t- J8 T7 Y+ `0 ~* Vddr时钟线匹配电阻没再同一层
8 K; i1 C8 L, J6 ]7 J# m+ b$ vshape距outline  0mil- S2 ~8 u; t1 z* u* L1 X
不知哪家工厂这么NB能做6mil-12mil的通孔
作者: mrzyb    时间: 2010-8-18 09:10
先不说板做的如何,就看楼主的题目上这N个错别字就知道楼主不是一个仔细的人
作者: mrzyb    时间: 2010-8-18 09:22
紧临的两个信号层多处走线平行。还有很多走线被过孔挤的歪歪扭扭。4 I" ^2 l- q: O+ n
6mil-12mil的通孔,就算用激光孔,这环宽才3mil也太小了吧。' U) g" e  S$ M9 L1 _
BGA的扇出是手工扇的吗?位置一点都不整齐
作者: danielzdh1    时间: 2010-8-18 10:01
有这么多错误呀,看来还要大改。6 _/ h$ P  d& {3 c3 O
我才是个学生刚开始画了一个学期的电路板,我们导师就交给我一个这么复杂的任务。之前这些复杂的我们都是请人画的,导师看了觉得挺简单就让我画了。, e- z6 ~3 v7 a, K0 K7 F* q# L
需要改这些大家看看对不对:+ `- ^# Y1 h( w8 a# e
1,过孔改成8mil-15mil;
' F  Y+ C+ u/ d% x% `) w2,BGA扇出和电源重新做;3 c! {1 m0 d8 M7 K  E. v( v% a
3,不合适的走线需要再优化
6 C( |0 d  }3 g# U4 S$ I2 O2 R4,原理图需要优化;
作者: maoying    时间: 2010-8-18 10:59
我没有看你的.brd,不过从上面的讲述和你提出的修该方面来看。我也提下我的建议
+ t: f! L& F- L2 A. m3 J1.过孔尽量用c20d10、c16d8.     太小了报废成本过高。
' ?  d! d& B9 G5 ?7 _* a; {2.bga扇出用自动扇出命令 route-fanout by pick,保证via在bga中 的位置. E: h1 d! v% c1 s
3.via问题,其实这个根本就不是问题,信号pin-to-pin 间最多两个via,电源保证每个pin都有via,供电电源的pin要求via要达到一定数量,比如,我用via c35d20,电源v3.3的极性电容边放置了4个,  L5 b1 ?/ f% `
4.铺铜问题帖子里面有很多这方面的解决方法。我就不再解释
作者: 旅客    时间: 2010-8-19 14:49
我没有看你的.brd,不过从上面的讲述和你提出的修该方面来看。我也提下我的建议
7 w- X3 A, e1 \* i) |- A  u1.过孔尽量用c20d10、c16d ...3 o" h, h3 m- [1 Y9 ]# B2 c4 q" ~( ]
maoying 发表于 2010-8-18 10:59
4 g1 Y( o" Z( [
- [% Z" h$ {6 @& d+ e9 q
楼上哥们是中兴出身?认识的很多中兴朋友都这么讲。
作者: maoying    时间: 2010-8-20 14:29
layout 中的一些基础知识和规则,在保证质同时尽量压缩成本。能做4层就不做6层,我做过bottom曾和中间一次同为电源层的.brd,7种电源。做完都想笑
作者: fengyunli1    时间: 2010-9-17 17:10
目不忍视
作者: numbdemon    时间: 2010-9-17 18:00
一个字,惨
; B  K! l; I( `4 k$ c蛋疼的很
作者: dingtianlidi    时间: 2010-9-17 22:12
仅说几个较大的问题:9 T1 m/ y) W3 i. ~4 j( q
BGA离周围元件过近(不到20mil),不利焊接。
: \5 o  h5 f9 L0 `. t原则上BGA电源、地管脚每个pin一个vi ...
% f, l$ C' C# xzly8629481 发表于 2010-8-17 22:02

% B( T' J4 U5 A( @( v% D( u8 b/ o1 Q' ]2 l
; j! Q' [* L/ B4 X. V: `% N
    兴森快捷可以做
作者: 274226547    时间: 2010-9-26 15:23
回复 8# maoying
4 s' A6 m% p: u8 e- Z# h1 T  H$ Y; f# M! U: l+ `. W" O) I8 j
& j) \4 b3 o. b3 x
    谢谢 对新人很受用
作者: xiáò虫    时间: 2010-9-26 16:17
DRC动态检查都没开,估计很多地方短路,还有楼上说的间距,VIA与pad,line等间距都很危险..呵呵,加油
作者: buick9323    时间: 2010-9-26 16:21
会用allegro 和会画PCB是2个概念。
作者: fune_pcb    时间: 2010-9-27 15:00
做我徒弟吧~  你没见过"复杂"的板.....
作者: liuping    时间: 2010-9-27 22:36
hahahahahahahaha
作者: cym_anhui    时间: 2010-10-11 16:11
加油啊
作者: cl3532    时间: 2010-10-11 17:33
不错,鼓励一下,至少100%了
作者: chenzy1985    时间: 2010-10-11 19:00
俺也进来学习一下,




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2