EDA365电子工程师网
标题:
allegro 比较棘手的问题！！
[打印本页]
作者:
纳米小芯
时间:
2010-8-4 18:17
标题:
allegro 比较棘手的问题！！
请教各位高手几个问题！！
0 @% n$ [9 l+ O2 a) q
7 y8 f. j) {# V! q. m5 u" y/ @9 z
' |5 N7 Y) o, \% W' S
第一：allegro 中怎么隐藏铺铜，就是信号层里面。铺好了铜怎么隐藏呢？？
* c6 k) J( s3 A: n1 M; k
$ v, n# {! A$ I* e$ t
第二： 我修改了元器件封装大小，怎么更新呢？？难道只有删除，再倒入网表吗？？
' q# Z \# U3 `& {
& Q3 s9 r% A: E/ @
3 q" r! [' z1 ~! z8 V
' Q4 @8 v0 s) K4 m4 R1 @: e" ^
希望各位高人不吝赐教！！！！
作者:
liuping
时间:
2010-8-4 19:23
你可以把銅箔的柵格改大一點兒，或是關掉銅箔的顏色；
* X+ y/ J2 B- D) A0 C- `
你可以直接更新封裝，不用導網表的。place-update symbols ，在彈出的對話框中選擇package symbol，找到你的那顆封裝零件，不過你要事先存那三個文檔。
作者:
ruiquan765
时间:
2010-8-4 21:33
在setup→user preference→shape→将no_shape_fill打上钩，就可以让铜皮以透明方式显示
作者:
lj503
时间:
2010-8-4 21:58
我来看啊可能的
作者:
bradnoya
时间:
2010-8-5 17:22
学到非常实用的命了。。。多谢
作者:
纳米小芯
时间:
2010-8-12 19:57
谢谢！！
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2