EDA365电子工程师网

标题: DRC错误求救-DRC0039 [打印本页]

作者: zxli36    时间: 2010-6-10 09:37
标题: DRC错误求救-DRC0039
本帖最后由 zxli36 于 2010-6-10 11:22 编辑 8 C/ A  m8 c% }* t, y+ m

/ q# _$ U  N6 O8 V& v9 h! s, _( r有一个项目文件,已经画好,出过网表,画好PCB。现在要交给其他人稍微修改一下,发现同样的文件(没有修改过),orCAD在DRC的时候出现了DRC0039的错误。
7 t) ?  J* C- F具体情况是:项目采用层次原理图设计的方法,所有的错误都出现在顶层原理图上,是总线有关的错误。
: C1 |) N" n  S) E$ t7 ]  a具体错误信息:
/ a! v' b6 w9 @% m  Y1 r4 mChecking Schematic: 00_SYSTEM+ k) m- j4 x; p, l
--------------------------------------------------
6 j  V; w" d' f& t7 }Checking Electrical Rules
  @( b: W: i+ Z
0 ^) @% O2 L. A6 I, RChecking for Unconnected Nets4 H% y  `1 F2 \: h7 T# G
% k5 V0 N! {* i4 k: Y" h
Checking Off-Page Connections
8 V% K7 o5 n/ k/ r( Q7 z: Y) R5 a% y% k" _2 `; {6 ?: V  f
Checking Pin to Port Connections
' Y  p. H: `. M8 B  |8 s7 M6 ?
Checking for Invalid References
/ j  h- H' Z* U$ g. `3 T! G" i; `; x& q
Checking for Duplicate References% z2 {' }& f6 \" s( G1 t% W% n
. B# u9 h1 G- e; t6 H) ?0 F
Reporting Off-Grid Objects
6 }& y" t) Z' l% c- ]7 l
* L% c' F5 _! nChecking Visible Unconnected Power Pins
- x9 p) @9 d/ w8 q# O4 G" O- X2 {4 e0 ]- q) t  U
Checking Misleading Tap connection
' V# z1 g6 Y+ yERROR:  [DRC0039]  Tap may not be connected with the bus Check Entire net. CPU_XM1_ADDR15% p) J0 j/ F0 v
                    00_SYSTEM, 2_BLOCK  (276.86, 25.40) 7 s* q0 r# L6 a% P
ERROR:  [DRC0039]  Tap may not be connected with the bus Check Entire net. CPU_XM1_ADDR14
1 O6 t& J2 H2 {' A$ N* x+ @                    00_SYSTEM, 2_BLOCK  (276.86, 25.40)
4 o: X1 i5 R- h: F; EERROR:  [DRC0039]  Tap may not be connected with the bus Check Entire net. CPU_XM1_ADDR13# h8 Z+ {/ |6 k
                    00_SYSTEM, 2_BLOCK  (276.86, 25.40)
1 V# V- C+ J# U1 ^ERROR:  [DRC0039]  Tap may not be connected with the bus Check Entire net. CPU_XM1_ADDR129 ?8 E+ h$ A( J9 X1 ?8 {# [( q
                    00_SYSTEM, 2_BLOCK  (276.86, 25.40)
+ e0 I4 N6 k! W- s8 |/ D。。。
! u7 r( H* R$ p. O& ^0 J============================================================================================
+ W3 j0 w/ ^9 ^% {官方文档的解释:- [, d. V. `+ Z
[DRC0039] Tap may not be connected with the bus Check Entire net.
; O$ J, D& y9 S9 H9 PDesign Rule Check detected a net physically connected to a bus with a different base name than the net itself. To solve this problem, make sure that the Tap is property connected to the bus. 1 x2 _: I# o2 K* K) M  G
==============================================================================================
9 O* C+ T3 h( J1 c  [5 ]错误处截图:9 ~9 w/ M# C- ~9 |

4 Z) g1 f5 [: _3 A
7 T, V% N# M2 I4 |8 z- M==============================================================================================3 }7 ^0 m3 l9 s# s# V
注:  X' @9 C3 k9 X
顶层原理图上的大部分总线均出现这样的错误,仅有一条总线没有问题。  j8 u/ E0 `$ b6 V0 x& ~

, H& O9 F$ \" e+ B! L) w5 E% e; X3 A==============================================================================================
4 ~( [, q& W, ]- `1 \6 y  K8 \6 n, P希望遇到过或者知道这种问题的大侠们多多指教。% {2 {6 L4 m2 w! M

# v2 ?  f; ]4 q8 g==========================================
! I/ H* n. t% G9 x新发现:DRC,发现和这个选项有关:Report misleading tap connections3 n/ {' H7 p" T. [" ^% f
如下图:
- v0 v! O0 }- }: ?, v. e原来是勾选的,就有以上错误,现在不它取消后就没有这样的错误了,请知道内幕的高手指教下。( `7 [1 |' }( l4 r6 ?% l5 K

作者: zxli36    时间: 2010-6-11 14:36
自己顶一下
作者: zxli36    时间: 2010-6-18 12:25
自己顶一下
作者: maruixin_11    时间: 2010-7-2 16:44
顶一下
作者: xiewu5    时间: 2010-8-7 16:51
当然取清勾选就没事啦。那个选项就是报告这种错误
作者: zxli36    时间: 2010-8-7 23:10
请问xiewu5,关键是原来的哪里有问题,不知道是否可以赐教?




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2