EDA365电子工程师网
标题:
【关于4层板】如果把地做为内层的话那top与bottom还需要铺地吗
[打印本页]
作者:
mengzhuhao
时间:
2007-10-22 18:32
标题:
【关于4层板】如果把地做为内层的话那top与bottom还需要铺地吗
【关于4层板】如果把地做为内层的话那top与bottom还需要铺地吗
作者:
liujie123
时间:
2007-10-22 18:37
不要了
作者:
mengzhuhao
时间:
2007-10-22 19:33
为了散热方便 是否有在top或者bottom有必要的地方也灌铜皮呢？
6 @7 W8 Z% [2 ?& ]# b* C! A
例如电源部分，dcdc转换那块，当输出的电源管脚通过via入电源层的话，有时候是否需要多个via下去以增加电流？这样不就在top上多铺铜皮了吗？
作者:
superlish
时间:
2007-10-22 20:04
具体情况具体分析拉
7 V+ V ~& k* x
有时候电气属性相同的器件一大堆挨一起也铺；
$ B0 p3 Z* Q$ W& h E
如果有多个地 ， TOP和BOTTOM空间足够， 为了保持地平面的完整， 那就打地铺拉
, P1 N }7 E( q3 H# C
9 {; d: ~0 S3 c! T- k) A
拙见
作者:
mengzhuhao
时间:
2007-10-22 20:14
意思是不是如果top或者bottom走线密度不够大，为了保持完整性，也为了保持板面受力平衡
: ~$ ?( x. N/ m" _7 G& @! C4 C
最好也铺铜皮？
8 G2 q E5 D5 F6 f
0 M8 c2 ^+ Q- i& x! B
[
本帖最后由 mengzhuhao 于 2007-10-22 20:15 编辑
]
作者:
Allen
时间:
2007-10-22 21:47
提示:
作者被禁止或删除 内容自动屏蔽
作者:
mengzhuhao
时间:
2007-10-22 23:06
在铺铜之前你必须要知道铺铜能带给你哪些好处，常见铺铜皮的好处：
PCB设计论坛，PCB layout设计，高速PCB设计，高速SI仿真设计( L# L" D5 D! I Y/ M
8 ?0 ?3 L0 ~ ?
（1）获得更好的EMC性能
& z% W8 }; S$ a( U1 { }! D$ s
【是不是与内层的地配合后形成一个平面电容器，可以起到一定的滤波效果与屏蔽信号辐射的作用？】
/ Y6 q8 V9 R0 M3 q7 v( }: i0 h
m- C% k% u) L. n4 K1 c0 g& X9 Z
( J% z; Y) G; v6 y. r. x
（2）提供完整的回流路径；
* }) v I! {, k. v+ Z% g& E
【如果在top或者bottom不是大片铺铜的话，是否该效果就没有了？】
0 n9 f# h) A0 w u0 ~& G
（3）增加平面电容
1 r/ n6 k; x: g
【同1的理解】
! l! N5 |1 x' }9 A$ p
（4）控制阻抗要求；
! N" m8 y, t& k- a' @
【地层或者电源层，如果流经的返回面积大了，自然传输路径上的单位面积上阻抗就小了？是这样理解吗？】
# _1 `1 F8 J. K' B; u) _3 h
（5）散热要求；
1 @+ c8 j W& D7 r! t7 O' h. {# h
8 q. |' v$ s8 r/ g) Q
【多打一些上下联通的via，应该能起到点散热效果，特别是在一些芯片肚皮下面】
PCB设计论坛，PCB layout设计，高速PCB设计，高速SI仿真设计7 W: X$ S) w0 i; c. g
+ E6 q: E$ d6 Z
（6）防止板子变形
( }+ @& L9 V. _2 ]; `3 A6 ^/ f. O& C
% o% H, O6 y- h5 F" X
【在一些资料上见过，记得是这么说的，除非你走线密度很高就不需要铺铜吧？如果密度不高是否全铺铜吗？】
n2 B" |$ K0 v1 \
7 N. E% S; T8 s* P7 {, q
（7）外观审美需求。
1 r" @" ]. \, v% H5 L' x; r, _
( ? A" h8 C7 K# k$ b
先给你这么多，根据你自己的需求对号入座吧。
8 [) e' V2 v" m3 P0 m# Z
. T4 `3 K5 J7 k. c2 _
6 K5 G( g' P" T% N' R. Z9 \0 d7 Q- [
【如果top，bottom上也大面积铺铜的话可能存在该层的地返回路径与内层的地返回路径重叠的情况？影响大否？】
! V3 t4 k6 ?+ a, i* t0 L
【或者这样理解：因为中间还有一个电源层，在bottom层的铺铜应该正好与电源层对着，ms这样影响不大？
& f" [' Z/ N1 P2 `8 { B" f' U4 z
而top也大面积铺铜的话，对着下面就是地，这样是不是就不太好了？地与地互相重叠有什么不良影响？】
作者:
Allen
时间:
2007-10-23 10:09
提示:
作者被禁止或删除 内容自动屏蔽
作者:
dingtianlidi
时间:
2007-10-23 10:43
面面具到是不可能的，根据你想要的选择！！！
) M8 B9 q# }3 D, E J0 C d
眉毛胡子一把抓，分不清主次！！！
( ]) s, p! N8 a6 B) ~* t; z/ _
那样反而得不到好处！
作者:
threetigher
时间:
2009-4-8 16:50
我见过4层板有内层地，然后还加两面地平面的。
" Y8 y/ x0 c0 }3 P' D) h% ^
. D& E! j5 o" a/ Q+ k
这个看实际应用和个人喜好。我个人在无所谓的情况下倾向于铺。
) ^/ W @, [$ _# o) Y8 J
( N6 r- G% |1 g( a" p! p1 f# N
把老帖翻出来学习一下！
作者:
yueruwenyan
时间:
2009-4-8 17:39
我也铺
作者:
hust_yojin
时间:
2009-4-24 12:24
只要空间有，铺地是对EMC会比较好
作者:
huntergege
时间:
2009-4-24 14:14
一般都会铺上的
作者:
sususan
时间:
2011-4-26 14:34
一般都铺上
作者:
freshforce
时间:
2011-4-26 17:17
很好，又长知识了。
作者:
225631
时间:
2011-4-27 12:11
个人认为如果板子比较密的话，你在TOP层铺了铜，你的回流路径会应为铺铜而改变吗？是依附着阻抗最低的路径，以前在内层的地，现在在旁边的地。这样的话，要是路径减小还好，如果回流的路径变大了怎么办？势必会对信号有影响的。砖头来了，闪人！
作者:
wgxold
时间:
2011-4-27 15:19
应该会铺层，然后算好距离打孔至地平面
作者:
mmmmmmm2
时间:
2011-4-28 13:05
每次来都有收获啊
作者:
zhanjing54
时间:
2011-5-6 10:10
新手学习，感谢分享~
作者:
zhanjing54
时间:
2011-5-6 10:10
新手学习，感谢分享~
作者:
willyeing
时间:
2011-5-6 10:29
不要忘了敷上后按照一定的间距打孔，以免过孔打的不够密，导致平面谐振点干扰到有用信号。
作者:
yldpj
时间:
2011-6-18 11:38
学习了
作者:
急行军
时间:
2011-6-19 10:03
看你板子的要求了，不铺板子没什么问题的话，也就行了啊
作者:
wx89489
时间:
2012-2-29 14:26
我有时候也纠结这个问题。我经常看到一些芯片厂商给的评估板的top和bottom都没有铺铜。
作者:
qiangqssong
时间:
2012-3-6 17:36
4楼、6楼的说的有道理！！
作者:
chengwei1984
时间:
2012-3-17 10:22
铺铜也应注意离走线的距离，以免破坏走线的特征阻抗吧
作者:
lmh
时间:
2012-3-21 11:10
但是铺了一些不连续的铜反而起反作用，阻抗反而增大。
作者:
lzscan
时间:
2012-3-21 16:52
需要设置信号线和铜皮的距离吧。如果信号线和铜皮的距离足够大，那信号线还是走内层地回流。阻抗就不会变化太大。要是你内层还有一个电源层的话，那在电源层临近层铺地也应该可以起到电源地去耦的作用。
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2
8 G2 q E5 D5 F6 f