EDA365电子工程师网

标题: allgero布线完成以后,如何检查网络表? [打印本页]

作者: electro_boy    时间: 2010-5-11 14:37
标题: allgero布线完成以后,如何检查网络表?
我用allegro画pcb,已经布完板子了,现在想检查以下,( q; x* ?% `( x8 A, j* E8 p
1  是否所有的器件都已经链接到网络上,有没有专门的操作可以检查?
6 j' U- d' O3 R9 u$ k/ V2  我想用pcb生成一个网络表,用cadence生成一个网络表,然后对比,看是否相同,如果相同,证明pcb的网络已经全部链接上,没有漏掉的,而且都正确,请问是否有这样的操作,99se中是有这种操作的!
作者: ace11    时间: 2010-5-11 15:38
用summary报表可以看
作者: sharon2008    时间: 2010-5-11 16:24
在setup/drawing option那里就可以看啊
作者: electro_boy    时间: 2010-5-11 21:45
好像有个report-unconnect pin,是不是说,如果unconnect中没有显示未链接的pin,就说明所有的网络都连上了?
作者: zrysnake    时间: 2010-5-12 09:57
在display\status就可以看到零件是否全部放置在板子上,是否有未連接的net存在,點前面的小方塊,就可以看到具體的錯誤信息的
作者: electro_boy    时间: 2010-5-12 10:25
在display\status就可以看到零件是否全部放置在板子上,是否有未連接的net存在,點前面的小方塊,就可以看到 ..., \# O" w0 T. ], m
zrysnake 发表于 2010-5-12 09:57

0 Z, K; R( T0 g! [% [8 S5 i  T) ~

( L" f  i. {& G2 h0 ?    display里面没有status啊!8 {$ @* y0 _0 R) `# t4 s- O
我用的15.5,不知道是不是因为版本问题
作者: electro_boy    时间: 2010-5-12 10:26
在setup/drawing option那里就可以看啊
4 m. L4 C: l  |1 Qsharon2008 发表于 2010-5-11 16:24

# u: r! H; I8 `; ?: L: d0 l& K- X+ U4 U$ S

  l8 q8 u% J' e9 L    这个是可以看到,但是很不具体,能知道是否链接完全,但不知道那个没链接上
作者: electro_boy    时间: 2010-5-12 10:27
后来我找到一个report的菜单,可以检查出unconnect pin,还算比较全
作者: sharon2008    时间: 2010-5-12 18:27
这个是可以看到,但是很不具体,能知道是否链接完全,但不知道那个没链接上
( X: N; k, o% ?) o9 }0 Z1 @electro_boy 发表于 2010-5-12 10:26

9 H: Z. v1 k1 h) E4 k) ~' d4 m. W' R. x& Z3 I& p; P
, b  v) q) a, o3 K5 g" e3 H
    你用的是15.5版本是吧,这个地方显示的很完全啊,有显示你有没有没放进来的零件,和没走完的线,还有关于铜模是不是有孤岛,和DRC的问题,在15.5出gerber以前,这里是很重要的检查标志。




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2